简易频率计的设计

1、频率计的设计报告简易频率计设计报告目录一 设计目的1二 设计任务和要求1三 设计的方案的选择和论证2四 电路设计计算与分析6五 总结与心得11六 附录12七 参考文献13一 设计的目的（1） 了解数字频率计的构成，并组成一个简单的数字频率计。（2） 理解几种常用芯片的工作原理和应用方法。（3） 会运用电子技术课程的理论知识，独立完成课题（4） 通过查阅手册和文献资料，培养独立分析和解决问题的能力，培养严肃工作作风和科学态度。 二设计任务及要求 要求设计一个建议的数字频率计，测量给定信号的频率，并用十进制数显示， 具体指标为： 频率测量范围 1HZ9999HZ 输入电压幅度 300mv3v 输入

2、信号波形 任意周期信号 显示位数 4位三设计的方案的选择与论证 <1> 数字频率计原理简介图一 数字频率计的原理框图 该数字频率计可以测量1HZ9999HZ的信号频率，并在四位数码管上显示。该系统包括标准时钟发生器、放大整形电路、逻辑控制电路、计数器、锁存器及译码电路六个模块。当系统正常工作时，被测信号经过放大整形之后变成计数器所要求的脉冲信号1。标准时间基准信号2由时基电路提供，其高电平持续时间为1S,当1秒信号来到时，闸门开通，被测信号通过闸门，计数器对1s时间中的脉冲计数，直到1s信号结束时闸门关闭，停止计数，逻辑控制电路产生锁存信号和清零信号，锁存信号6使显示器上的数字稳定

3、，清零信号5使计数器从零开始计数。若在闸门时间1s内计数器得到的脉冲个数为N，则被测信号频率为N（HZ）。各信号的时序图如图2所示图2 波形关系<2> 放大整形电路的选择 对信号的放大功能由三极管放大电路实现，对信号整形的功能由施密特触发器来实现。是密特触发器是一种特殊的数字器件，一般的数字器件当输入起过一定的阈值，其输出一种状态，当输入小于这个阈值时，转变为另一个状态，而施密特触发器不是单一的阈值，而是两个阈值，一个是高电平的阈值，输入从低电平向高电平变化时，仅当大于这个阈值时才为高电平，而从高电平向低电平变化时即使小于这个阈值，其仍看成为高电平;低电平阈值具有相同的特点。方案一

4、：放大整形电路由三极管和与非门组成。三极管构成的放大器将输入的周期信号如正弦波、三角波、等进行放大。将电源电压设为5V，当输入信号幅值比较大时会出现线性失真，将放大后的波形幅度控制在5V以内。与非门构成施密特触发器对放大器的输出信号进行整形，使之成为矩形脉冲。电路图如图3所示 图3 放大整形电路方案二：放大部分同方案一，整形部分是由555构成的施密特整形电路。电路图如图4所示 图4 555构成的密特触发器方案对比：555定时器的灵敏度较高，输出驱动电路大，但考虑到涉及的是简易频率计，对精度的要求不高，因此没必要使用555定时器构成施密特触发器，使用与非门可以降低成本，因此选用方案一。<3

5、>时基电路的选择方案一：时基电路的作用是产生一个标准的时间信号（高电平持续时间为1s）可用定时器555构成的多谢振荡器作为时基电路。多谢振荡器又称矩形波发生器，电路不具有稳定的状态，但是具有两个暂稳态，当电路由一个暂稳态过渡到另一个暂稳态时，其“触发”信号是由电路内部电容充（放）电提供的，因此无需外部触发脉冲，电路工作就是在两个暂稳态之间来回转换。在此方案中的时基信号由引脚3输出，脉宽由37k电阻、47k电阻及电容决定。电路图如图5所示。用555定时器组成的多谢振荡器的振荡频率受电源电压和温度变化的影响很小。 图5 时基电路方案二：时基电路可用晶体振荡器和分频器构成。晶振频率取32768

6、HZ，晶振产生脉冲经分频器14级二分频后输出2Hz脉冲（高、低电平各持续1s）。 方案比较：方案二晶振分频产生标准时间精度要高于方案一种的555多谢振荡器产生的标准时间。但是555定时器电路元件较少，结构简单使用方便。而且由于设计要求精度不是很高，所以选用方案一。四电路设计计算与分析 <1> 放大整形电路图6 放大整形电路 放大整形电路由晶体管和74LS00等组成，其中晶体管组成放大器将输入频率为f的周期信号如正弦波，三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。 <2> 时基电路图7 时基电路时基电路的作用是产生

7、一个标准的时间信号，由555定时器构成的多谢振荡器产生。 时基参数的确定：振荡器产生的时基信号高脉冲持续时间为t1=1s，令低脉冲信号时间为t2=0.25，那么振荡器的频率为： F0=1/(t1+t2)=0.8HZ 由多谢振荡器的公式： T1=0.7(R1+R2)C T2=0.7R2*C可计算出电阻R1、R2及电容C的值。若取电容C=10uf，则 R2=t2/0.7C=35.7k取R2=39k R1=（t1/0.7C）-R2=107k 取 R1=47k RP=100k<3> 逻辑控制电路图8 逻辑控制电路根据图2所示波形，在时基信号2结束时产生的下跳沿来产生锁存信号6，锁存信号6的

8、下跳沿又用来产生清零信号5.脉冲信号6和5可由两个单稳态触发器产生，它们的脉冲宽度由电路的时间常数决定。 由74LS123的功能表可知，当MR=B=1，触发脉冲从A端输入时，在触发脉冲的负跳变作用下，输出端1Q获得一正脉冲，其波形关系正好满足图2所示波形5和6要求。手动复位开关S按下时，计数器清零。 表 1 74LS123功能表输入MR0xx1Ax1x00Bxx01输出Q000正脉冲正脉冲Q111负脉冲负脉冲逻辑控制电路参数的确定：锁存信号6和清零信号5脉冲的总的宽度要小于时基信号负脉冲的宽度。令锁存信号和清零信号脉冲的宽度均为Tw=0.02s则由公式 .取电阻则取标称值<4> 计

9、数器 该部分常用的二-五-十进制异步计数器74LS90.将Q0与CPB相连，脉冲从CPA输入，构成8421BCD码十进制计数器。其功能如表2所示 表2 74LS90功能表R0(1)R0(2)R9(1)R9(2)Q3Q2Q1Q0110x000011x00000Xx111001x0x0计 数0x0x计 数0xx0计 数x00x计 数当R9（1）R9（2）=0，且R0(1)R0(2)=0时，计数器工作。<5> 锁存器 图9 计数锁存电路 锁存器的作用是将计数器在1S结束时所记得的数进行锁存，使显示器上能稳定地显示此时的计数器的值。如图2所示，1s计数时间结束时，逻辑控制电路发出锁存信号，

10、将此时计数器的值送译码显示器。 锁存器是一种对脉冲电平敏感的存储单元电路，由锁存器构成的触发器则是对脉冲边沿敏感的存储电路，它只在作为触发信号的时钟脉冲上升沿和下降沿的变化瞬间才能改变状态。 选用8D锁存器74LS273可以完成上述功能。当时钟脉冲CP跳变到来时，所存的输入等于输出，即Q=D。，从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态不变。所以在计数期间内，计数器的输出不会送到译码器显示器，即译码器的示数不会变。 <6> 显示译码器 图 10 显示译码部分<7> 整体电路图五总结与心得 回顾起这一周来的课程设计，

11、我感慨颇多，我体会到了设计电路、连接电路、电路仿真的苦和甜，但是它让我学到了很多。通过课程设计我们不仅巩固了以前的理论知识，而且通过查资料等方式对电路进行设计及仿真，都对我们所学的专业知识进行了检验。我们从中懂得了实践和理论相结合的重要性，从而实践动手能力和独立思考能力。在设计的过程中难免会遇到各种各样的问题，发现自己的很多不足，比如eda技术没学好，不知道如何对某些电路进行检验和故障排除，这都是我所欠缺的，但是通过查阅资料学习，我得到了进一步的提高。 遇到问题很正常，但我们应该将每一次的问题牢记在心，并分析清楚，以免下次遇到相同的问题，这样我们学到的知识才能得到运用，才能让我们受益终身。 在此，还得感谢老师给了我们这次动手实践的机会，使我们了解了在实际的应用中很多应该注意却没有注意的问题，这对以后的实践有很大的帮助。还得感谢在这次课程设计中的和我一组的组员，他们给力我很多的帮助，使我能够顺利的完成课设。六附录 名称数量137143K电阻2个10K电阻3个47K电阻1个39K电阻1个10欧姆电阻1个1K电阻1个3.3K电阻1个0.01uF电容1个10uF电容1个47uF电容3个100uF电容1个5551个74LS1232个74LS904个74LS002个74LS2732个74LS484个3DG1001个七段共阴数码管4个10