西南科技大学微机原理2shixu.

1、是指信号高低电平是指信号高低电平( (有效或无效有效或无效) )变化及相变化及相互间的时间顺序关系。互间的时间顺序关系。n时序（时序（TimingTiming）：）：CPUCPU时序决定系统各部件间的时序决定系统各部件间的协调与同步协调与同步。总线时序描述总线时序描述CPUCPU引脚如何实现引脚如何实现总线操作。总线操作。2.3.3 8086CPU的总线操作时序的总线操作时序总线操作总线操作是指是指CPUCPU通过总线对外的各种操作。通过总线对外的各种操作。n描述总线操作的微处理器时序有三级：描述总线操作的微处理器时序有三级：指令周期指令周期总线周期总线周期时钟周期时钟周期2.3.3 8086

2、CPU的总线操作时序的总线操作时序CPUCPU的基本时间单位。的基本时间单位。CPUCPU访问一次存储器单元或访问一次存储器单元或I/OI/O端口端口 所需要的时间。所需要的时间。 由由4 4个时钟周期组成，即称个时钟周期组成，即称4 4个个T T状态，即状态，即T1T1，T2T2，T3T3，T4T4。通常。通常CPUCPU进行一次读写操作只需进行一次读写操作只需4 4个个T T。8086CPU8086CPU的主频是的主频是5MHZ5MHZ，一个时钟周期就是，一个时钟周期就是200ns200ns；8018680186的主频是的主频是10MHZ10MHZ，一个时钟周期就是，一个时钟周期就是100

3、ns100ns；2.3.3 8086CPU的总线操作时序的总线操作时序 T1 T2 T3 T4 T1 T2 T3 T4基本总线周期基本总线周期基本总线周期基本总线周期T1T1：CPUCPU发出地址信息，指出要访问的存储器发出地址信息，指出要访问的存储器 或或I/OI/O端口的地址；端口的地址；T2T2：CPUCPU撤消地址信息，准备传送数据；撤消地址信息，准备传送数据；T3T3：BIUBIU与存储器或与存储器或I/OI/O端口传送数据；端口传送数据；T4T4：传送数据并结束本总线周期。：传送数据并结束本总线周期。2.3.3 8086CPU的总线操作时序的总线操作时序 (1)(1)等待周期等待周

4、期TWTW存储器与存储器与I/OI/O接口的速度跟不上接口的速度跟不上CPUCPU的读写速度，的读写速度，就应加等待周期，在总线周期的就应加等待周期，在总线周期的T3T3和和T4T4之间之间插入。插入。(2)(2)空闲周期空闲周期TiTi系统总线处于空闲状态时，即执行空闲周期系统总线处于空闲状态时，即执行空闲周期TiTi。在在两个总线周期之间两个总线周期之间插入。插入。是指一条指令经取指、译码、读写操作数到执行完是指一条指令经取指、译码、读写操作数到执行完成的全过程。若干总线周期组成一个指令周期。成的全过程。若干总线周期组成一个指令周期。u基本总线周期由基本总线周期由4 4个个T T状态组成：

5、状态组成：T T1 1、T T2 2、T T3 3、T T4 4u等待时钟周期等待时钟周期T Tw w，在总线周期的在总线周期的T T3 3和和T T4 4之间插入之间插入u空闲时钟周期空闲时钟周期TiTi，在两个总线周期之间插入，在两个总线周期之间插入 T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti 总线周期总线周期总线周期总线周期若干个若干个12个个指令周期指令周期 T1 T2 T3 Tw Tw Tw T4CLKREADY前沿检测前沿检测等待等待周期周期2.3.3 8086CPU的总线操作时序的总线操作时序课堂思考课堂思考1 1： 何时有总线周期？

6、何时有总线周期？任何指令的取指阶段都需要任何指令的取指阶段都需要存储器读总线周期存储器读总线周期，读，读取的内容是指令取的内容是指令代码代码；任何一条以任何一条以存储单元存储单元为源操作数的指令都将引起为源操作数的指令都将引起存存储器读总线周期储器读总线周期，任何一条以存储单元为目的操作，任何一条以存储单元为目的操作数的指令都将引起数的指令都将引起存储器写总线周期；存储器写总线周期；只有执行只有执行ININ指令才出现指令才出现I/OI/O读总线周期读总线周期，执行，执行OUTOUT指指令才出现令才出现I/OI/O写总线周期；写总线周期；CPUCPU响应可屏蔽中断时生成响应可屏蔽中断时生成中断响

7、应总线周期。中断响应总线周期。课堂思考课堂思考2 2： 为什么需要扩展总线周期？为什么需要扩展总线周期？ CPU CPU总线周期采用总线周期采用同步时序同步时序各部件都以系统时钟信号为基准；各部件都以系统时钟信号为基准；当相互不能配合时，快速部件（当相互不能配合时，快速部件（CPUCPU）插入等）插入等 待状态等待慢速部件（待状态等待慢速部件（I/OI/O和存储器）。和存储器）。 CPUCPU与外设接口常采用与外设接口常采用异步时序异步时序它们通过应答联络信号实现同步操作。它们通过应答联络信号实现同步操作。总线操作中实现总线操作中实现时序同步是关键时序同步是关键!2.3.3 8086CPU的总

8、线操作时序的总线操作时序一个微型机系统要完成各种任务，其中一个微型机系统要完成各种任务，其中有一些操作是最基本的。有一些操作是最基本的。80868086的主要的的主要的基本操作有：基本操作有： 系统的复位与启动操作；系统的复位与启动操作； 存储器、存储器、I/OI/O读写操作；读写操作； 中断响应操作。中断响应操作。8086808680888088的复位和启动操作是在的复位和启动操作是在RESETRESET引脚引脚上加上触发信号来执行的。上加上触发信号来执行的。2.3.3 8086CPU的总线操作时序的总线操作时序一、系统复位与启动时序一、系统复位与启动时序 标志寄存器标志寄存器 : 清零清零

9、 指令指针指令指针(IP): 0000H CS: FFFFH DS、ES、SS : 0000H 指令队列指令队列 : 空空 其它寄存器其它寄存器 : 0000H 复位脉冲的有效电平复位脉冲的有效电平( (高高) )必须超过必须超过4 4个时个时钟周期钟周期( (开启电源引起的复位时间大于开启电源引起的复位时间大于5050s)s)2.3.3 8086CPU的总线操作时序的总线操作时序一、系统复位与启动时序一、系统复位与启动时序复位后地址总线浮空复位后地址总线浮空复位后，第一条指令的地址：复位后，第一条指令的地址：物理地址为物理地址为 FFFF0+0000H（IP中）中） =FFFF0H一般在一般

10、在FFFF0FFFF0中，存放一条段交叉直接中，存放一条段交叉直接JMPJMP指指令，转移到系统程序实际开始处。这个程序令，转移到系统程序实际开始处。这个程序往往实现系统初始化、引导监控程序或者引往往实现系统初始化、引导监控程序或者引导操作系统等功能，这样的程序叫做引导和导操作系统等功能，这样的程序叫做引导和装配程序。装配程序。2.3.3 8086CPU的总线操作时序的总线操作时序一、系统复位与启动时序一、系统复位与启动时序2.3.3 8086CPU的总线操作时序的总线操作时序二、存储器的二、存储器的读读周期时序周期时序2.3.3 8086CPU的总线操作时序的总线操作时序二、存储器的二、存储

11、器的读读周期时序周期时序例：例：MOV 1000H, AL MOV 1000H, AL ;M/IO=1;M/IO=1T T1 1状态状态：A A1919 A A0 0上是地址信息，出现上是地址信息，出现ALEALE信号后，将地址锁信号后，将地址锁 存到地址锁存器（存到地址锁存器（82828282）。）。T T2 2状态：状态：地址信息消失，地址信息消失，A A1919 A A1616从地址信息变为状态信息从地址信息变为状态信息 S S6 6 S S3 3。T T3 3状态状态：ADAD0 0 ADAD1515上出现数据。上出现数据。WRWR信号有效信号有效（WR=0WR=0）。）。T TW W

12、状态状态：若存储器或外设的工作速度较慢，不能满足基本：若存储器或外设的工作速度较慢，不能满足基本 时序要求，使用一个产生时序要求，使用一个产生READYREADY信号的电路，以使信号的电路，以使 在在T T3 3状态之后，插入一个等待周期状态之后，插入一个等待周期T TW W。T T4 4状态状态：CPUCPU认为数据已写入存储器，结束一个总线周期。认为数据已写入存储器，结束一个总线周期。2.3.3 8086CPU的总线操作时序的总线操作时序三、存储器的三、存储器的写写周期时序周期时序I/OI/O接口读写周期时序与存储器读写周期接口读写周期时序与存储器读写周期 时序类似。时序类似。仅仅M/IO

13、M/IO不同不同 例例1 1：IN AL,40H IN AL,40H M/IO=0,RD=0,ALE=1 M/IO=0,RD=0,ALE=1 例例2 2：OUT 43H,AL OUT 43H,AL M/IO=0,WR=0,ALE=1 M/IO=0,WR=0,ALE=12.3.3 8086CPU的总线操作时序的总线操作时序四、四、I/O接口的接口的读写读写周期时序周期时序8086/8088 I/O 8086/8088 I/O 的读的读/ /写周期时序与写周期时序与M M 读读/ /写周写周期的主要差异是什么？期的主要差异是什么？ 8086 CPU8086 CPU读写总线周期各包含多少个时钟周读写

14、总线周期各包含多少个时钟周期？什么情况下需要插入期？什么情况下需要插入 TwTw 等待周期？等待周期？ 应应插入多少个插入多少个TwTw，取决于什么因素？什么情况下，取决于什么因素？什么情况下会出现空闲状态会出现空闲状态Ti Ti ？ 课堂思考：课堂思考： 外部中断通过外部中断通过INTRINTR或或NMINMI向向CPUCPU申请中断。执行申请中断。执行中断响应周期。中断响应周期。2.3.3 8086CPU的总线操作时序的总线操作时序五、五、中断响应中断响应周期时序周期时序第一个中断响应周期第一个中断响应周期 T1T1状态：状态： AD15AD15 AD0AD0浮空；浮空；IF=1IF=1，

15、给出中断响应信，给出中断响应信号号INTAINTA。第二个中断响应周期：第二个中断响应周期： 被响应的外设数据线送一个字节的中断被响应的外设数据线送一个字节的中断矢量类型，矢量类型，CPUCPU读入后，从中断矢量表上读入后，从中断矢量表上找到服务程序的入口地址。找到服务程序的入口地址。2.3.3 8086CPU的总线操作时序的总线操作时序五、五、中断响应中断响应周期时序周期时序思考题：思考题： 8086/8088CPU 8086/8088CPU在响应外界中断请求后，需要在响应外界中断请求后，需要进入中断响应周期，分析该周期有什么特点？进入中断响应周期，分析该周期有什么特点？80868086的中

16、断响应要用的中断响应要用两个总线周期两个总线周期。如果在前一个总线周期。如果在前一个总线周期中，中，CPUCPU接收到外界的接收到外界的中断请求中断请求信号，而中断允许信号，而中断允许标志标志IFIF正好正好为为1 1，并且正好一条，并且正好一条指令执行完毕指令执行完毕，那么，那么，CPUCPU会在当前总线会在当前总线周期和下一个总线周期中，从周期和下一个总线周期中，从 引腿上往外设接口各发一引腿上往外设接口各发一个负脉冲。这两个负脉冲都将从个负脉冲。这两个负脉冲都将从T2T2一直维持到一直维持到T4T4状态开始。状态开始。外设接口收到第二个负脉冲以后，立即把外设接口收到第二个负脉冲以后，立即

17、把中断类型码中断类型码送到数送到数据总线的低据总线的低8 8位位D D7 7 D D0 0上，通过上，通过CPUCPU的地址的地址/ /数据引腿数据引腿ADAD7 7 ADAD0 0传传输给输给CPUCPU。这两个总线周期的其余时间，。这两个总线周期的其余时间， ADAD7 7 ADAD0 0是浮空的。是浮空的。INTA2.4 8086CPU的存的存储器和储器和I/O组织组织一、存储器的标准结构一、存储器的标准结构存储器单元结构存储器单元结构0149162536数据段数据段0200020102020203020402050206 8086CPU 8086CPU 一次可访问一次可访问1616位位

18、数据，即两个存储单元；数据，即两个存储单元； 通常，多个字节的数据存通常，多个字节的数据存放规则是：放规则是： 高位在高端高位在高端 低位在低端低位在低端2.4 8086CPU的存的存储器和储器和I/O组织组织三、三、8086存储器的分段存储器的分段2.4 8086CPU的存的存储器和储器和I/O组织组织三、三、8086存储器的分段存储器的分段访问存储器类型访问存储器类型隐含的隐含的段地址段地址可可”段更换段更换”的段地址的段地址段内偏移地址来源段内偏移地址来源取指令码取指令码CSCS无无IPIP堆栈操作堆栈操作SSSS无无SPSP字符串操作源地址字符串操作源地址DSDSCSCS，ESES，S

19、SSSSISI字符串操作目的地址字符串操作目的地址ESES无无DIDIBPBP用作基址寄存器时用作基址寄存器时SSSSCSCS，DSDS，ESES由指令寻址方式求得有效地址由指令寻址方式求得有效地址EAEA一般数据存取一般数据存取DSDSCSCS，ESES，SSSS由指令寻址方式求得有效地址由指令寻址方式求得有效地址EAEA已知已知: : （DS）= 091DH，（，（SS）= IE4AH （CS）= 091DH，（，（SP）= 0024H （IP）= 0012H ， （SI）= 0032H 求求: : 正常情况下正常情况下, ,取指令的地址是取指令的地址是? ? 操作数的地址是操作数的地址是

20、? ? 堆栈段的地址是堆栈段的地址是? ?2.4 8086CPU的存的存储器和储器和I/O组织组织三、三、8086存储器的分段存储器的分段.20000H20000H25F60H25F60H25F61H25F61H25F62H25F62H25F63H25F63H2000H2000H段基址段基址逻逻辑辑地地址址段内偏移地址段内偏移地址5F62H5F62H四、逻辑地址与物理地址四、逻辑地址与物理地址2.4 8086CPU的存的存储器和储器和I/O组织组织四、逻辑地址与物理地址四、逻辑地址与物理地址2.4 8086CPU的存的存储器和储器和I/O组织组织一端一端浮动浮动，指向最后被压入堆栈，指向最后被压入堆栈的数据所在存储单元（栈顶的位的数据所在存储单元（栈顶的位置随堆栈中存放数据多少而变化）置随堆栈中存放数据多少而变化）用来指示当前栈顶的位置。（压用来指示当前栈顶的位置。（压入的数据放入哪个单元或从哪个入的数据放入哪个单元或从哪个单元弹出数据均由单元弹出数据均由SPSP决定）决定）堆堆栈栈段段SSSSBottomBottomXXXXXXXXXXXXXXXXTopTopSPSP1. 栈底：栈底：一端一端固定固定，具有最大地址的，具有最大地址的 单元（数据由此向上堆积）单元（数据由此向上堆积）2. 栈顶：栈顶：3. 堆