40nm可制造标准单元库的设计与实现

1、 学校代号: 学 号:密 级: 不保密湖南大学硕士学位论文可制造标准单元库的设计与实现堂僮由渲厶娃名:旦塞昱匝丝名壁巫塑; 萱毽壬副熬攫墙差望僮 塑堡兰煎电王抖堂堂医童些名 盐 微塑王曼崮笠鱼王堂论文提交日期: 年月同迨塞簧舞旦塑; : 生§旦口暨壅童基金圭压 萱亟塑援 .湖南大学学位论文原创性声明本人郑重声明:所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外,本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体,均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承当。作者签名:日期:/

2、砗一月,日闺宪学位论文版权使用授权书本学位论文作者完全了解学校有关保存、使用学位论文的规定,同意学校保存并向国家有关部门或机构送交论文的复印件和电子版,允许论文被查阅和借阅。本人授权湖南大学可以将本学位论文的全部或局部内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。本学位论文属于、保密口,在年解密后适用本授权书。、不保密团。请在以上相应方框内打“、/作者签名:日期:劢卜年月岁。日导师签名:日期:,砗、月知口可制造标准单元库的设计与实现摘要目前,系统设计都采用自顶向下的设计方法,而标准单元库在该设计方法中起到了重要的作用。当半导体工业进入到纳米时代后,标准单元

3、的物理实现不仅要考虑传统的速度、功耗和面积等性能指标,还要考虑由于硅片外表光刻畸变引起的成品率下降问题。在集成电路设计过程中不得不考虑制造中的问题,在这时候就诞生了一个新的研究领域?可制造性设计技术。标准单元库作为设计与工艺的桥梁,不得不在标准单元库的设计中考虑可制造性。本文提出了一种应用于 可制造标准单元库的设计方法,该方法对标准单元库的建库流程和设计方案进行了优化,有利于工艺制造阶段对标准单元的光学邻近效应校正。本文根据晶圆代工厂提供的设计规那么、数字设计流程,以及单元库单元的性能指标等要求,开发了一套 可制造标准单元库。幅员设计阶段考虑光学邻近效应校正,将 艺设计规那么和可制造性设计规那

4、么结合起来,共同指导幅员的设计,将制造所要考虑的因素整合到设计阶段,及早地解决后期可能出现的问题,有效地防止了引起热点的幅员结构;对标准单元库单元进行优化,并且采用光学仿真技术优化单元结构,从而更有利于技术的实施,在很大程度上提高单元库的可制造性。对优化后的单元幅员进行了参数提取建立了完整的单元库模型,包括:符号库、仿真库、综合库、可制造标准布局布线库等库模型,实现了对设计流程的支撑。最后,对单元库进行了验证。本文设计实现的 可制造标准单元库不仅在功能、时序、面积、功耗方面都能满足要求,而且通过了晶圆代工厂工艺设计部门的可制造性测试,证明此标准单元库可制造性强,在过程中所花费的时间和存储量都有

5、所减少,有利于 艺生产良率的提升。通过将流片测试结果和综合库以及仿真结果进行比照分析,提出了数字电路设计时的建议。关键词:可制造性,标准单元库,光学邻近校正,光学模拟仿真,验证硕二学位论文, ? ., , ,.,. 。 , . , ,. .,:., ,. , , .,.可制造标准单?障的设计与实现: , , ,目录.学位论文原仓性声明和学位论文版权使用授权书.摘要?.、插图索引.附表索引?第章绪论? 一.建库背景和意义?.一.纳米时代面临的可制造性设计问题?.纳米时代的光刻?. 一一.纳米时代的化学机械抛光?.纳米时代的其他可制造性问题?. 一.标准单元库的开展趋势?.?.本论文的主要内容及结

6、构安排?.主要内容. 一.本论文结构安排?. 一.第章建库流程及设计方案. 可制造标准单元库建库流程?. 可制造标准单元库单元的选定?.组合逻辑单元.时序逻辑单元.特殊单元?.单位驱动反相器的设计?.其他逻辑单元尺寸的设计依据?.单元电路结构确实定?一.多路选择器.锁存器.本章小结.可制造标准单元库的设计第章. 标准单元库幅员设计标准. 工艺设计规那么.标准单元库幅员设计标准?. “墙墙一¨¨坦¨协¨规抖抖撕凹.幅员的可制造性优化?可制造标准单元库的设计与实现.幅员的规那么优化.幅员的光学模拟仿真优化?.单元幅员物理验证.验证?. 验证?.。.单元幅员后

7、仿真.单元库其他库模型的建立.综合库建立.仿真库建立.布局布线库建立.符号库的建立?.本章小结第章 可制造标准单元库的验证?.标准单元库的可制造性验证?.标准单元库的性能验证.标准单元库流片验证?.功能验证?.时序性能验证?.本章小结结论与展望参考文献致谢?.附录攻读学位期间所发表的学术论文目录如¨弱弘叭钉¨帖钙钉铊舛卯酡“卯附录数据格式的提取脚本?.插图索引图.集成电路工艺节点开展趋势图? .图. .工具对数字集成电路设计流程的支持?.图.幅员图形和晶圆图形比拟 .图.应用技术修改掩模示意图. .图.冗余通孔插入示意图 .图.天线效应导致栅氧损伤示意图? .图. 可制造标

8、准单元库设计流程?.图.并联方式实现高驱动能力的例子 图. 的实现方式实现的. 图. 结构实现的.图. 层设计规那么示意图?. 图. 设计规那么示意图图. 层设计规那么示意图图.水平和垂直布线网格示意图图.标准单元高度受到的限制 图.标准单元高度设计流程?图. 优化前后的. 图.晶圆和幅员图形差异示意图?. 图. 图. 工具纠错过程截图图. 可制造性标准单元库中单元幅员. 图. 工作流程?. 图. 对进行验证的图形化界面 。制造标准单几库的设计与实现图.单元拼接在一起后的幅员局部.图. 工作流程图?图. 对进行通过后的界面图.中的时序信息示意图.仿真库中的?图.示意图图 标准单元库测试结果一图

9、.时序松时的面积?.图.时序松时的功耗?.图.时序紧时的功耗?.图.时序紧时的面积?.图面积紧时的时序?.图.面积松时的功耗?.图 面积紧时的功耗?图. 顶层结构图图. 设计流程图图. 功能测试模块原理图结构图.逻辑功能验证电路测试平台?.弘弘叭%钉档钞如如跎铉舛舛图. 级环振电路结构图?硕一学位论立附表索引表.标准单元库包含的主要库模型文件及对工具的支持 .?.表. 可制造标准单元库单元集.表. 工艺下的根本电性能要求?表.不同电路结构的性能比照.表.幅员设计标准?.表.标准单元幅员的优化规那么.表. 优化前后运行时间及数据量.表.局部功能测试结果?.?.表.环振周期测试结果?.表.门延迟比

10、照结果.硕学位论文论第章绪.建库背景和意义年是电子技术开展史上具有里程碑意义的一年,德州仪器创造了世界上第一个集成电路,从此,电子技术的开展引来了新的春天。之后的几十年时间里,集成电路在摩尔定律的指引下经历了更加飞速的开展,从最初的小规模集成电路,到中规模集成电路,大规模集成电路,直到超大规模集成电路。现在集成电路已进入了所谓的甚大规模集成电路阶段。随着艺的不断进步,集成,也电路的集成度得到飞速的提高,集成电路的特征尺寸, 甚至是 ,集不断的缩小,从最初的几微米,开展到了今天的成电路的开展已经进入了纳米时代,如图.所示。篓袭电路工慧零点¨】每份然而,近年来,这一开展规律有变缓的趋势,

11、尤其是随着电路系统越来越复杂,后期的制作出现了很多不可防止的不良因素,导致了制造问题的出现,主要表达在工艺过程的光刻和化学机械抛光 ,阶段,因此,人们在进一步关注晶体管尺寸缩小的同时,也逐步意识到了基于硅的集成电路制造技术的极限,试图探询新的制造工艺,或是新的改良技术以支持电路的可制造性,开辟集成电路技术的下一个时代?。复杂的系统设计,尤其是数字集成电路设计,已经和.具融为体,密不可分。从图.可以看出,从前端仿真、综合,到后端的布局布线、形式验证、。静态时序分析、物理验证都有相应的具来辅助设计【竺竺型兰堡些:些些丝兰篓些图 工具对数字集成电路设计流程的支持标准单元库能够很好的将工艺、设计者和工

12、具联系起来。标准单元库包含多种库模型文件,如表.所示。从仿真库到综合库再到幅员库,标准单元库能够很好的和.具做到无缝衔接,从而有效地支撑着整个自动化设计流程。当集成电路开展到了纳米时代,由于制作阶段工艺的特殊要求,现有的设计方法学、标准单元库的设计帝设计流程都遇到了空前的挑战,想要成功的完成一颗芯片的流片丁作,所需要的技术背景支持要求越来越多元化,设计流程也越来越复杂 。目前,标准单元库设计技术所面临的最大挑战和研究热点主要集中在以下四个方面:硕上学位论文表标准单元库包含的主要库模型文件及对工具的支持时序:系统级芯片的工作频率越来越高,对芯片的速度提出了更高的要求:面积:从本钱考虑,芯片的面积

13、需要进一步的优化;功耗:芯片集成度越来越高,低功耗设计成为主流;良率:在纳米级的工艺节点,芯片成品率成为最关键的问题。目前,集成电路技术正处于重要的转折点,是否能够成功的应对上述的四点挑战将直接决定着集成电路的下一步开展,同时设计开发出一套满足纳米级设计要求的标准单元库变得尤为重要。.纳米时代面临的可制造性设计问题随着集成电路特征尺寸的不断缩小,集成电路在制造中的困难越来越多,怎么提高可制造性以便摩尔定律能够走得更远成为当今界普遍关一的问题。在集成电路制造过程中,光刻和化学机械抛光是至关重要的两个阶段,这两个阶段做的好坏与否直接影响集成电路制造的成功与否。把光刻和化学机械抛光这两点综合起来,将

14、成为硅基集成电路技术持续时间的一个重要决定因素,再加上通孔失效和集成电路制造中的天线效应便是现在如火如荼的可制造性设计技术【。.纳米时代的光刻的光集成电路的特征尺寸在. 以下已经小于光刻光源使用的源,由于各种邻近效应的存在,造成了幅员上的图形与晶圆图形的差异,如图.所示。之所以要坚持使用 的光源,有着以下方面的原因:一方面是因为要更新大规模的设备不得不考虑本钱问题,即使是台积电这样的大型晶圆加工厂也需要很长的时间才能收回本钱。另一方面是由于下一代光刻技术还不成熟,丽现在采用的各种光刻分辨率增强技术也在不断增加着光刻的本钱,如果说这种本钱增加到无法承受的地步,新的芯片制造技术或光刻技术必然出现。

15、目前,研究人员正花费大量的精力去探索更加先进的光刻技术。 可制造标准单元库的设计与实现双曝光技术是另一种能够有效提高光刻图形质量的技术。但这一技术面临两个主要问题,一是需要一种有效的算法将一幅密集图形有效拆分成两幅较稀疏的图形;二是两块掩模之问图形的准确对准问题,这一点在纳米节点下是较难实现的。由于这两点限制,这项技术现在依然不成熟。光极紫外光,的概念也已提出多年,是以波长为一纳米的极紫外光作为光源,技术最明显的特点是曝光波长一下子降到 ,它能够把光刻技术扩展到 以下的特征尺寸,是目前研究的热点【。光刻投影系统的性能由最小分辨率和焦深这个主要参数决定。而这个参数与光刻光源的波长九和数值孔径的关

16、系如下所示:肚。击叩“寿,为特定光刻工艺的特征常数,它们与光刻胶,光学系统以及掩模图形有着紧密的联系。目前的光刻系统中,和的值一般在.到.间。根据公式.可以清楚的看出,提高分辨率有种方法。一方面可以从光源入手,采用更理想的光源以减小波长,但由于对用于集成电路光刻领域的光源还有着其他各种苛刻的要求,目前光源波长降低的速度很难跟得二摩尔定律的要求;另一方面人的看到,增大数值孔径的同时必然减小聚焦深度,由于晶圆的不平整性以及光刻胶的厚度,要求数值孔径具有一定的厚度,所以,我们不可能一味的增大。在前两种方法都不行的情况下,人们不得不探索别的出路,这就是近年来在研究领域很活泼的技术分辨率提高技术,采用适

17、宜的技术可以进一步减小的大小,从而到达减小特征尺寸的目的。现在的光刻分辨率技术比拟常用的有,移相掩模种:光学临近效应校正 ? ,离轴光照 .,和亚分辨率,。本论文只是针对矛辅助特征线技术?对幅员做了相应的优化。光学邻近效应产生的原因是当掩模的线条尺寸接近给定的成像系统的理论分辨极限时,由于衍射造成相面的波前畸变,从而影响了光刻成像的质量。光学邻近效应校正技术是光刻技术中采用最早的,其理论的提出可以追溯到世纪年代初。我们可以从产生光学邻近效应的原因入手来实现校正,也可以从光学邻近效应产生的结果入手反过来修改掩模而到达校正的目的。即,一方面对一定的成像系统我们可以把这种畸变看成是衍射受限的结果,另

18、一方面我们也可以把它视为像面光强分布的不合理。从前一角度分析,需要综合考虑改善成像系统,例如采用特殊照明方式和特殊滤波手段,其分析过程十分复杂,难度较大。而从后一角度,我们只需简单地通过在掩模上添加适当的衬线使像面的光强分布趋于合理从而减小由于光的干预,衍射和光刻胶曝光显影刻蚀后带来的图形非线性失真。因此,比照与前一种方法,这种方法从应用角度来看实现起来较为容易、而且快速、实用,也是目前普遍采用的方法。图形畸变主要可以分为三类:线条长度变短,宽度变化,拐角圆化。鬻蔓薰出技术分别应用 技术的综合运用一组简单的例子如图.所示,为了消除拐角圆化,我们在线条拐角处添加衬线,为了消除线条回缩,我们在线条

19、末尾添加锤子头形状的模块,为了消除线条宽度变化,我们添加宽度偏移,在掩模图形上综合运用这种方法后所得到的图形如图图所示。移相掩模的概念最初是在年由的.等人提出的。移相掩模根本上是在原来的掩模上有选择的淀积层称作移相器的透明图形层而。的制成的。利用透过带有移相器和不带移相器的两个相邻窗孔的光波具有相位差而产生的相消干预作用,使窗孔之间的光强减小,从而增大了投影图像的反差,提高了分辨能力【】。.纳米时代的化学机械抛光铜工艺在.节点以下成为互连线的主流工艺。电镀后晶圆外表的铜 可制造标准单?厍的驶汁与实现金属层的厚度是参差不齐的。因为产生了这种不平整的形态,化学机械抛光这个步骤也就无可防止。的整个过

20、程分为步,即铜的粗磨,铜的精磨,去除阻挡层。由于整个过程的非常复杂,在运行完后会出现碟状等类型的缺陷,这是因为晶圆上的铜没有被磨的一样平。这种不平整性必然导致光刻系统的聚焦不准,还会导致互连线的寄生电阻电容的不规那么变化,严重影响时序分析。同时,这些缺陷如果严重到一定程度,将会引起电路的开路和短路。更加致命的是,随着金属层的堆叠,这种不平整性会在上层金属中表现的越来越明显,这也是目前晶圆加工厂关注的热点【。.纳米时代的其他可制造性问题导致超纳米级芯片制造良率降低的另一个重要原因是通孔失效,分为完全失效和局部失效。通孔的局部失效那么会增加互连的电阻,增加不必要的时延,时延超过一定程度就可能引起时

21、序上的违例,而完全失效会造成互连的断路。目前主要是通过冗余通孔的插入来解决通孔失效,就是在原有通孔旁边并联上冗余通孔,如图.所示。由概率论的原理可知多个通孔同时发生故障的概率要比单个通孔小得多,同时也能有效减少通孔电阻,因为多个电阻并联其有效电阻要小于最小的那个电阻,进而减少互联线的延时。,等主流软件供给商己经在他们最新的布线器中应用了冗余通孔插入技术。例如,的工具可以通过以下命令插入冗余通孔:?还有一个不容无视的可制造议题是天线效应规那么。天线效应主要涉及工艺过程中直接连在栅上的金属长度过长,容易积聚游离电荷,而对栅造成损害。天线通常,我们用天线率来衡量颗芯片能发生天线效应的几率。天线率的定

22、义是:构成所谓“天线的导体一般是的面积与所相连的栅的面积的比率。如下式所示:尺孚 .。值的是与栅相连的金属的面积,。是指栅的面积。这个比率越大,就越容易发生天线。这个值的界定与工艺和生产线有关,经验值是:。随着工艺技术的开展,栅的尺寸越缩越小,布线金属层越来越多,发生天线效应的可能性就越大,所以,在.以上工艺,我们一般不大会考虑天线效应,而在.以下工艺,我们就不得不考虑这个问题了。目前主要是通过跳线法和插入天线二极管的方法来消除天线效应。标准单元库的开展趋势随着数字集成电路设计的进步。标准单元库的设计也在不断更新开展。纳米工艺阶段,尤其是制程及以下,集成电路制造阶段遇到了前所未见的很多可制造性

23、问题,致使工艺已经不能像前几代那样有规律的演进,而在芯片设计的过程中,同样也会;入一些问题,最终成为提升芯片良率的限制。在这个背景下,为了更好地支撑集成电路设计流程,从现有的设计流程来说,标准单元的设计技术也面临重大挑战,对标准单元库进行针对可制造性优化是一个关键的步骤。随着可制造设计 ,技术研究的深入,人们已经开始不再把目光只放在掩模和晶圆上,而是进一步提升到了物理设计层面,希望在芯片的物理设计阶段就将一些可能影响良率的问题提前解决掉。基于的物理设计方法成为研究重点。可制造标准单元库的设计和开发主要是从方面考虑。传统方式下 可制造标准单元库的设计与实现的都是在芯片幅员完成以后,在掩模数据准备

24、阶段完成的,所有的工作都在掩模上进行。使得需要大量的数据,造成了巨大的存储本钱,并消耗漫长的修正时间。由此,如果在幅员设计阶段就将考虑进去,将大大的提高设计的质量和效率。大家都知道,数字芯片处理过程和所采用的标准单元库也息息相关,所以,通过标准单元库单元幅员物理设计的优化和改良来提高处理的时效性和高效性是能够实现的。同时,对于芯片设计者来说,如果能够在幅员编辑的过程中就反映出特定的幅员是否存在制造上的潜在问题,对于设计的质量有很大的帮助。可制造标准单元库意味着整合制造的考虑,及早在设计的环节中处理生产所发生的问题,并且简化的处理,争取在设计当中到达更高产品成品率的目标。可制造性目标的引入,在传

25、统标准单元的设计规那么、面积和性能目标以外增加了新的复杂性。为此在标准单元的设计流程中,需要增加新的设计工具和设计方法。.本论文的主要内容及结构安排.主要内容本文关注纳米工艺时代的可制造性设计,尤其是工艺制造阶段中一种常用的光刻分辨率提高技术?光学邻近效应校正所面临的问题和挑战,重点研究纳米工艺标准单元库的可制造性设计。本文提出了一种应用于 可制造标准单元库的设计方法。该方法对可制造标准单元库的建库流程和设计方案进行了优化,有利于提高工艺制造阶段对标准单元的光学邻近效应校正,提高单元库的可制造性。本文应用该方法,根据提供的设计规那么,优化规那么,标准单元库将支持的设计流程,以及单元库单元的性能

26、指标等要求,确定了设计方案,使用、公司的软件以及中科院中心自主研发的光刻模拟仿真软件开发了一套 可制造标准单元库。本文在传统标准单元库建库流程中引出了 可制造标准单元库建库流程,详细描述了各个步骤,重点讲述了该单元库的设计方案。在单元选择局部,除了选取传统单元库中根本的组合逻辑和时序逻辑单元外,为了满足后端设计及低功耗的需求,本文参加了种特殊单元。纳米可制造标准单元库采用结构,以单位驱动反相器的尺寸为基准,设计了其他单元的晶体管尺寸。在幅员方面详细阐述了单元库幅员设计规那么以及各个指标的制定,重点讲述了单元高度的设计方法。为了充分考虑 单元库的可制造性,对单元幅员设计进行优化和改良,在物理设计

27、阶段尽量将考虑进去,以提前解决艺阶段颁士学位论文可能出现的问题。提出了较为规整的幅员结构,有利于幅员的拼接,同时简化了后期处理的复杂度。再者,幅员设计时充分考虑优化技术,合理的将设计规那么与规那么结合起来,共同指导单元幅员的设计,有效地防止了容易引起制造问题的幅员结构。应用具对单元幅员进%:、验证过程。通过物理验证之后,对标准单元库单元进行了修正,采用光学模拟仿真技术对库单元进行进一步优化,以保障工艺阶段技术得以有效地实施。对优化后的结果进行了验证,比照结果说明:本文设计开发的 可制造标准单元库单元的边沿放置误差值与未经过光学模拟仿真技术优化的单元的边沿放置误差值相比,得到了很好的改善,同时很

28、好的改善了多处虚接的端点,极大地提高了单元的可制造性。为了实现标准单元库对设计流程的支撑,对优化后的单元幅员进行了参数提取,建立了完整的单元库模型,包括:符号库、仿真库、综合库以及布局布线库。可制造标准单元库进行验证和测试,验证测试工作最后对设计实现的包括:对可制造标准单元库的仿真库模型,时序信息的正确与否进行验证,对可制造性进行验证,对可制造标准单元库和传统的单元库的性能做比照验证,最后提出了一种流片验证电路的设计方法以及对流片结果进行了分析。验证结果说明,本文设计实现的 可制造标准单元库在时序、面积、功耗方面都能满足要求。通过将流片测试结果和综合库以及仿真结果进行可制造标准单元库通过比照分

29、析,提出了数字电路设计时的建议。同时,部门的内部测试,测试结果如下:与传统标准单元库相比,本文设了计开发的 可制造性标准单元库的工艺偏差权重函数:?缩小了将近%,设计偏差权重函数:.%及运行完后的?等于,运行时间减少了幅员数据量减少了%,具有很好的可制造性,能够很好地支持纳米工艺阶段数字集成电路的设计。.本论文结构安排本论文共分为五章:第一章绪论局部介绍了标准单元库研发的背景和意义,纳米工艺时代关注的可制造性设计问题,尤其是工艺制造阶段光刻所面临的问题工艺节点,标准单元库的可制造和挑战以及分辨率增强技术。具体涉及到性设计,由此,引出本论文要解决的问题和提出的方法,简要介绍了本论文主要内容及创新

30、点。可制造标准单元库建库流第二章在传统标准单元库建库流程中引出了:些兰堡垒兰垩鏖塑丝苎皇童堡程,详细描述了各个步骤,重点讲述了该单元库的设计方案。在单元选择局部,除了选取传统单元库中根本的组合逻辑和时序逻辑单元外,为了满足后端设计及低功耗的需求,本文参加了种特殊单元。通过仿真制定了单位驱动反相器的晶体管尺寸以作为其他单元晶体管尺寸的参考依据。第三章设计实现了一套 可制造标准单元库。在幅员方面,详细阐述了单元库幅员设计规那么以及各个指标的制定,重点讲述了单元高度的设计方法。提出了较为规整的幅员结构,有利于幅员的拼接,同时简化了后期处理的复杂度。再者,幅员设计时充分考虑优化技术,合理的将设计规那么

31、与规那么结合起来,共同指导单元幅员的设计,有效地防止了容易引起制造问题的版图结构。并且描述了应用具对单元幅员进行、验证过程。通过物理验证之后,本章还对标准单元库单元进行了修正,采用光学模拟仿真技术对库单元进行进一步优化,以保障工艺阶段技术得以有效地实施。为了实现标准单元库对设计流程的支撑,对优化后的单元幅员进行了参数提取,建立了完整的单元库模型,包括:符号库、仿真库、综合库以及布局布线库。第四章对设计实现的 可制造标准单元库进行验证和测试,验证测试工作包括:对可制造性进行验证,对可制造标准单元库和传统的单元库的性能做对比验证,最后提出了一种流片验证电路的设计方法以及对流片结果进行了分析。最后对

32、本文 可制造标准单元库设计技术进行了总结,并对后续工作进行了展望。设计实现的单元库具有较好的性能,可供一般幅员综合时重复使用,提出的标准单元库设计方法具有一定的参考价值,对降低后期工艺制造的复杂度、缩短设计周期具有一定得意义。第章建库流程及设计方案在建立可制造标准单元库之前我们必须首先确立建库流程以及设计方案。本文在这一章将会在传统单元库的建库流程根底上提出 可制造标准单元库的建库流程以及设计方案。. 可制造标准单元库建库流程目前,大多数的数字集成电路系统设计都采用自顶向下的设计方法,而标准单元库在该方法中起到了重要的作用。因此,建立套满足性能要求的标准单元库对于数字集成电路设计来说显得至关重

33、要。传统的建库流程中并没有把方面考虑进去,只是尽可能的去满足时序、面积、功耗方面的要求?。可制造标准单元库在实现传统标准单元库的根底上,充分考虑光学邻近效应校正,移向掩模分析等设计优化,使得所研发的标准单元库具有高准确性和高可制造性等特点。在传统标准单元库建库的根底上,确定了一套完善的可制造标准单元库设计流程。设计流程图如图.所示。设计方案的制定:在设计实现 标准单元库之前,我们首先要制定设计方案。主要包括单元的选择和单元中晶体管尺寸的制定。库单元电路设计:合理设计所需要的全部库单元的电路结构及器件尺寸,并用等仿真工具对设计电路的结构进行测试,检验电路在逻辑、时序上是否满足要求。库单元幅员设计

34、:与传统建库流程不同,在 工艺节点,我们根据和优化规那么,综合考虑幅员面积优化的串并联比例和性能之间的冲突,设计完成各个标准单元的幅员,并用光学模拟仿真技术对幅员进行验证以便进行进?步的优化,此时生成完整的通过与验证的单元幅员库【。其他库模型建立:为了使标准单元库和具做到无缝连接,一套完整的标准单元库仅包含幅员库是不够的,必须包含各种符合国际标准能被不同具识别的库模型文件,像综合库、符号库、仿真库、布局布线库等。目前,像和等软件供给商都提供生成上述库文件的工具并且提供验证方法,可以很方便的生成各种库模型文件【。同时还需要为整套标准单元库各局部建立相应库文档,以指导用户有效地使用库资源。叮制造标

35、准单?库的设计与实现图. 可制造标准单元库设计流程库验证:本文 可制造标准单元库必须通过晶圆代工厂的可制造性验证。不仅如此,单元库在发布前往往要进行大量的验证,以保证库模型的正确性以及应用库模型设计出来的电路在制造出来后时序、功耗、面积性能都能满足要求。撰写相关文档:开发并验证完标准单元库后,还应该撰写单元库设计报告、使用手册、数据手册、测试报告等相关文档,以方便弄设计者使用,更好的指导设计者设计电路,并将相关资料整理打包。. 可制造标准单元库单元的选定要设计实现这套 可制造性标准单元库,我们必须首先根据单元库的用途,选取需要的单元,其次确定单位驱动反相器的尺、以及其他逻辑单元尺、一的设计依据

36、。传统的单元库中往往包含上百个单元,使得综合工具在综合过程中有更多的选择,更好的满足速度,功耗,而积等更方面的性能。通常多输入单元是为了节约面积,而高驱动能力的单元是为了能有更好的时序,对于功耗,传统标准单元库中对每个单元都设计有功耗优化类型,这种单元的驱动能力是最小的,而硕士学位论文且对于这种单元的使用有一定的方法,在没有特别的低功耗设计要求情况下一般是不使用的,因此低功耗单元的使用率较低。但是,例如反相器,与非门,或非门等根本单元那么经常被用到,是构建电路的根本必需单元。所以并非每个单元对于逻辑功能的实现都是必需的,电路的整体构建也不会因为这些单元的减少而受影响。另外一些复杂单元的使用率很

37、低,真正需要时,可以用根本的简单的单元来构建。而一个标准单元库必须包括哪些单元并没有一个确定的标准。都是靠经验来设计的,大多数单元的功能都可以用根本单元来实现。当一个标准单元库的规模缩小到一定程度时,只要其在电路面积,功耗及时序方面的损失集中在%一%。这个范围内,在标准单元区域内是完全可以接受的【同时,传统的标准单元库因为单元种类的繁多,也使得纳米加工时图形数据样式繁琐,数据存储、处理量巨大,不利于电路的光刻,不利于电路的可制造性,直接影响生产的效率。 工艺节点,为了降低可制造性的难度,期望使用尽可能少种类的逻辑单元来实现电路功能。要想到达这一目标,必须采用一定的方法选择标准单元。本文应用如下

38、方法:】采用逻辑分解方式选择多输入逻辑。例如,输入逻辑可以由个输入逻辑和一个输入逻辑或者两个输入逻辑实现,输入逻辑可以由一个输入逻辑和一个输入逻辑实现,所以,对于多输入逻辑在单元库中所起的作用往往是面积方面的优化,而单元延迟事实上是和输入数目的平方成正比的,因此,多输入逻辑门对于时序优化一般是起负作用的。而上述的逻辑分解方式还是十分有效的,不会引入太多的面积损失。采用驱动分解方式实现多驱动能力,为了在不过多增加单元种类的情况下解决驱动能力的问题,我们采取如下方案:町弋夕厂?一:厂叫对于反相器和缓冲器,单独设计了、和,其目的是缓解紧张的时序,对于其他逻辑功能的更高驱动实现,依然本着尽量不增加单元

39、种类 叫制造标准单元库的设计与实现的原那么,采用将现有逻辑并联的方式来实现高驱动逻辑,如图.示。这种方式会引入一定得附加延迟,但是会大大改善输出信号的渡越时问。输出信号的渡越时间是下一级的输入信号渡越时间,而单元的延时和输入信号渡越时间和输出负载有关【?。在输出负载一定的情况小,如果输入信号渡越时间小,单元的延时自然小。当一个标准单元库的规模缩小到一定程度时,其在速度,功耗,面积方面依然是可以接受的。本文设计开发的 可制造标准单元库选择的单元如表.所示。表. 可制造标准单元库单元集经过大量实践而得,只要单元库单元种类选择适当,单元尺、.设计合理,即便只使用这些单元进行综合,对所设计开发的标准单

40、元库的性能影响不会超过%,而且,经过精,心设计的这些单元在时序准确性和稳定性方面更是很有优势的【 。除此之外,设计者还可以根据单元库的特殊用途适当的参加其它的单元。这样的标准单元库大大地减少了幅员图形形状的个数,就会简化可制造性问题,有利于工艺制造阶段的处理,减少数据存储量,很大程度的提高了生产效率。硕学位论文.组合逻辑单元组合逻辑单元虽然是一些为人们熟悉和常见的简单电路,但是它们却是标准单元库的必备单元,组合逻辑单元的功能跟时钟信号无关,是完成最根本的逻辑运算的单元。主要包括:反相器:反相器的功能是完成信号的逻辑电平的上下转换,输入高电平,输出为低电平,或者相反。它只需要一对互补的即可完成功能。缓冲器:缓冲器一般由两级反相器串连组成,由于电路为偶数级反相器串连,那么输入输出为同相位。一般用于电平恢复、延迟、驱动增加等。简单逻辑门电路:简单逻辑门电路包括与非、或非、