74LS160计数器_第1页
74LS160计数器_第2页
74LS160计数器_第3页
74LS160计数器_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、实验九74LS160计数器一、实验目的：1. 了解计数器的基本原理。2. 掌握集成计数器芯片 74LS160工作原理及应用。二、实验原理：1、74LS160为可预置的十进制同步计数器，其管脚图如图所示: RCO 进位输出端ENP计数控制端QA-QD输出端ENT计数控制端CLK时钟输入端CLR 异步清零端（低电平有效）LOAD同步并行置入端（低电平有效）NpNTE EQAQBQCQPcoR<LR CLK74LS160D2、74LS160 功能表:INPUTSOUTPUTS1 h IX1OPERATING MODE MR CP CEP GET Pt DM QN TC0KXXXXooReset

2、1”XXIIc1XXIhIcnParallel 心冃Q1hhhKcountCount1XiXhXHold (de nothing)1XXIhXHicHigh vcftage levelHigh vcrtase level one setup prior td the low-to-high clock transition Low voNage levelLow voltage level one setup prior to the low-to-high clock transtlon Lawer ess© l&ttsrs iceli亡出吕 Th是 stmt色 ofref

3、er&ricsd output pFidF< the low-to-high clock tranElionDoni careLorw-to-high clock tranitianThe T匚 output is； High when CET is； High arid the counter is； MTerminal Count fHLLH)三、实验内容：1、禾U用同步十进制计数器 74LS160接成同步七进制计数器。 设计思路：列出七进制计数器的真值表：计数顺序电路状态等效十进 制进位输出CQ3Q2Q1Q00000000100011020010203001130401004050101506011061设计该电路要求在 6时进位，即在输出为 6时给输入端置0。 由真值表的逻辑函数式：Y' (Q'Q1Q2Q')'化简得：Y= (Q1Q2)'于是得设计电路：2、试用同步十进制计数器74LS160接成16进制计数器。设计思路：74LS160是10进制计数器，要做成 16进制计数器，先要做一个比 16大的计时器。这 里用两片74LS160接成一个100进制计数器，再通过置 0法实现16进制计数。设计电路：四、实验分析：1、 通过本实验，让我进一步了解74LS

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论