第五章单元库设计技术

1、第五章 单元库设计技术 单元库设计技术是当今VLSI设计的主要技术之一，借助这个设计技术我们可以获得性能优越的VLSIC。因为单元库是“专家系统”，它是由经过精心设计和优化的电路单元模块所组成，单元库提供了性能优越的“高级”设计平台，或者说我们的设计是建立在高水平的设计基础之上。5.1 单元库概念在晶体管规则阵列技术中，我们用晶体管构造逻辑，我们所面对的设计基本单元是晶体管，这是的基本单元只有三个：增强型NMOS晶体管、耗尽型NMOS晶体管和增强型PMOS晶体管。即使是门阵列，我们所处理的也还是如何将MOS晶体管“搭建”成我们常用的基本逻辑门。单元库技术所面对的直接是逻辑部件，既具有一定逻辑操

2、作和运算功能的部件，它可能是一个逻辑门，也可能是一个功能块，甚至是一个功能相对完整的子系统。为什么要这样做呢？因为我们有时需要具有优越性能的模块，我们需要全局和局部都优化的集成系统。全局优化是由设计系统对逻辑单元进行布局和布线优化迭代完成，生成符合某些目标函数要求的设计结果。而局部优化则是通过对基本逻辑单元精心设计完成，两者的结合才能得到满意的设计结果。图5.1说明了采用门阵列结构所实现的两个基本逻辑门在性能上的差异。图5.1 门阵列所构造的逻辑门及其性能差异毫无疑问，用门阵列可以很方便地构造与非门和或非门。但是，因为门阵列的基本构造单元是MOS晶体管，并且每个NMOS管的尺寸相同，每个PMO

3、S管的尺寸也相同，因此，将导致在构造不同的逻辑门时出现性能上的差别。这种差别表现在逻辑门的输出性能上，图5.1中MOS晶体管的宽长比设计是按照在最坏情况下（当或非门输出为低时仅有一个NMOS管导通），或非门输出波形对称的要求计算的。考虑在输出逻辑低电平时，只有一个NMOS管导通的情况，则输出波形中的上升时间和下降时间的比值约为1比1；在输出低电平时有两个NMOS晶体管都导通的情况下，输出波形中的上升时间和下降时间的比值约为2比1。但是，这样尺寸的MOS晶体管在构造与非门时，波形将严重地不对称。考虑在输出逻辑高电平时，只有一个PMOS管导通的情况，则输出波形中的上升时间和下降时间的比值约为1比4

4、；在输出高电平时有两个PMOS晶体管都导通的情况下，输出波形中的上升时间和下降时间的比值约为1比8。同样地，如果用此种尺寸的MOS晶体管去构造倒相器，也会出现不对称，此时的上升时间与下降时间的比值约为1比2。通过分析可以知道，如果以倒相器为对象设计基本的晶体管尺寸，同样会使其他的逻辑门输出信号不对称。以任何一种逻辑门为参考都会有类似地结果。门阵列以整体结构优化、自动化设计程度高和设计周期短的优势在集成电路领域得到较为广泛的应用。但是，门阵列强调整体结构优化，在局部结构上是不优化的。门阵列采用尺寸相同的基本单元，通过不同的布线实现不同的逻辑，将必然出现能力的浪费和不足。要获得每个逻辑门都满意的设

5、计结果，只有对每个逻辑部件都进行专门地设计，这就是单元库设计技术。将常用的逻辑部件分类分别进行精心的设计、验证，构成单元集合-单元库，设计系统根据集成电路或集成系统的需要调用这些单元完成设计。单元库设计技术分为两个主要的设计方法：标准单元设计技术和宏单元、积木块设计技术。5.2 标准单元设计技术5.2.1 标准单元描述 标准单元设计技术，是指采用经过精心设计的逻辑单元版图，按芯片的功能要求排列而成集成电路的设计技术。这些单元的版图具有相同的高度，不同的宽度。单元的电源线和地线通常安排在单元的上下端，从单元的左右两侧同时出线，电源、地线在两侧的位置要相同，线的宽度要一致，以便单元间电源、地线的对

6、接。单元的输入/输出端安排在单元的上下两边，要求至少有一个输入端或输出端可以在单元的上边和下边两个方向引出，单元在上下边引出线的位置及间隔以某个数值单位进行量化。引线具有上下出线能力的目的是为了线网能够穿越单元，位置和间隔量化的目的是CAD布线简洁，目标准确，避免复杂地具体数值计算。图5.2是是一个简单倒相器的逻辑符号、单元拓扑和单元版图。图5.2 标准单元示意图 由于单元设计上的规格化和标准化，这些单元被称为“标准单元”。这些单元经过人工优化设计，经过设计规则及性能模拟的验证，并通常经过测试芯片的实际测定，较之门阵列，它的面积与性能都有很大程度的改善。 由于标准单元的整体结构与门阵列相近，都

7、采用“行式结构”，因此其总体结构的设计准则与门阵列的设计准则也相近。因为单元拼接以后，单元行的电源和地线实际上已经自动连在一起，因此，整体结构的电源、地线布线仅仅是对单元行外部进行。根据具体的逻辑，将相应的标准单元从单元库中调出，排列成行，根据相邻两行的需要，决定布线通道的宽度，进行布线和I/O单元的连接，即可完成具体集成电路的设计。与优化门阵列一样，标准单元也没有多余的器件，它也需要全套制作掩模，进行全工艺过程制备，所不同的是标准单元电路性能改善，芯片面积缩小，实现了整体优化和局部优化。当然，这些标准单元也可以构成局部逻辑作为模块使用。图5.3给出了采用标准单元技术实现的集成电路芯片结构示意

8、图。图5.3 标准单元实现的集成电路版图总体结构示意图从图可以看出，标准单元设计技术保持了“行式结构”的风格，继承了它的优点，同时，由于单元的优化设计，使标准单元比门阵列在性能上更优越。5.2.2 标准单元库设计 标准单元库是标准单元设计技术的基础，标准单元库通常应含有50个以上的标准单元。它们的性能、质量对于整个标准单元阵列性能的影响很大。 对于每一个标准单元，在单元库中有相应的三个部分描述：单元逻辑符号，单元拓扑，单元版图。 逻辑符号描述是一个图形符号，它代表一个逻辑，逻辑符号的描述应规范。逻辑符号应符合国际标准或国家标准。另一个需要注意的问题是符号的唯一性，即一个符号和名称只能代表一个单

9、元。单元拓扑是对单元的外部尺寸和出线位置的描述。由于标准单元规定了单元高度必须一致，所以外部单元尺寸的描述就主要是宽度的描述，通常用高宽比进行描述。单元拓扑对于出线端的描述有两种基本形式：一种形式是给出出线端的具体几何位置和出线端的线宽；一种属于规范化的描述，所有的出线端的线宽都是一样的，出线端出线的位置是在量化了的位置点上。这时，出线端的描述只要说明出线端名称、出线端所在的上下边和量化后的数字。比如规定上边是“+”，下边为“-”，则对在上边第五量化出线点出线的信号“A”，可以简单的描述为“A，+5”。这两种描述各有利弊，对前者，出线端尺寸的描述对CAD布线带来不便，但单元内部版图设计随意性较

10、大，不受量化点的约束，可以就近出线。对后者，设计单元版图时，器件布置和内部布线稍受约束，但CAD实现系统布线时比较简单。单元拓扑是具体版图的主要特征的抽象描述，它去掉了版图内部的具体细节，保持了单元的主要特征，有效的减少了数据量，提高了设计效率。单元版图一般由人工设计，前面已提到标准单元的电源、地线同时从单元两侧出线，且位置、线宽要一致。除了两侧位置一定外，在单元内部的电源、地线并不一定要受此约束，但线宽一定要大于或等于两侧出线端，这是因为即使是内部的电源、地线，它们所承担的电流也可能是整个单元行的电流。标准单元的上下出线通常采用多晶硅或其他低阻材料，同时还应注意减小寄生效应。如果是CMOS结

11、构，阱的设计通常也采用较灵活形状，不必一定是规则的矩形，以节省面积和设计方便为主要依据。如果考虑CMOS的可控硅效应，一般采用隔离环结构。单元版图以规定格式的语言描述，通常是CIF或GDSII。其中，CIF是文本格式，GDS-II是二进制格式。 单元库中有三个互相对应的描述文件块。单元逻辑符号用于逻辑电路的原理图编辑，单元拓扑用于实现版图布局和逻辑系统的各单元间线网连接，单元版图是单元的具体描述。 从上面的讨论可以看出，标准单元的版图和工艺选择、工艺水平关系很大。一个标准单元库对应于一条工艺线的制作能力，也就是说用某一套标准单元设计系统设计的芯片，并不是放在任何一条工艺线上都能生产。即使是相同

12、的工艺，如CMOS工艺，几何设计规则不同，设计的标准单元也必定不同。所以，一套标准单元库只能对应一条工艺线。 用标准单元技术实现集成电路或集成系统的过程，通常分为三步。首先，对输入逻辑进行标准单元结构的布局，这时采用的是标准单元库中单元拓扑图。其次，根据输入逻辑的网络进行布线，得到连接关系图。最后，将单元版图填入单元拓扑，并将线网连接关系转换为具体的布线即线网的几何图形。而单元的逻辑符号仅仅是用于原理图编辑和模拟。应当指出，标准单元库的建立和扩充完善是一个较长期的和繁杂的过程。在商品化的设计系统中，有的已配备了某一工厂或公司的标准单元库，有的仅仅是一些标准单元框架，需要用户根据各自的环境和工艺

13、加工条件进行配置。与宏单元或积木块相比，标准单元的规模比较小。它实际上只是强调了基本电路单元的优化，还尚未到达功能块的量级。当然，对一些专门功能块也可通过标准单元的形式予以设计，只要这样的功能块的外部结构符合标准单元的设计规范。专门功能块标准单元的大小要适中，太小，逻辑设计效率低；太大，内部连接关系复杂，必然减弱标准单元的优化性能。试想，标准单元由于受到高度的限制，一个大的单元必然是一个扁的矩形，内部的走线困难，为保证单元的完整性和正确性，一些线或扩散区必然需要“绕行”，这就将大大地降低单元的优化特性。通常，标准单元的宽度和高度的比值在1/33之间比较合适。综上所述，可以归结出标准单元设计技术

14、的特点： 标准单元是一个具有规则外部形状的单元，其内容是优化设计的逻辑单元版图，各单元的规模应相近，并遵循一致的引线规则。 一个标准单元库内的所有单元遵循同一的工艺设计规则，一个单元库对应一条或一组完全相同的工艺线。也就是说，当工艺发生变化时，单元库必须修改或重建。 不论是局部逻辑或是完整的集成电路或系统，用标准单元实现的版图采用“行式结构”，即各标准单元排列成行。5.2.3 输入、输出单元（I/O PAD） 任何一种设计技术、版图结构都需要输入/输出单元。不论是门阵列结构、标准单元结构或是以后将介绍的积木块结构，它们的I/O PAD大部分都是以标准单元的结构形式出现。这些I/O PAD单元通

15、常具有等高不等宽的外部形状，和我们前面描述的标准单元的主要区别在于电源、地线的位置在单元的同一边，但各单元的电源、地线的宽度和相对位置仍是统一的，以便对接，再一点不同是这些单元的引线端位于单元的一边。由于其外部形状的规则性，所以，输入、输出或双向单元属于标准单元的范畴，它们是标准单元库的内容之一。 现代设计理论提倡将IC的内部结构和外部信号接口分开设计，所以，承担输入、输出信号接口的I/O单元就不再仅仅是压焊块，而是具有一定功能的功能块。这些功能块担负着对外的驱动，内外的隔离、输入保护或其他接口功能，这就要求将电源和地线通达这些I/O PAD。这些单元的一个共同之处是都有压焊块，用于连接芯片与

16、封装管座，这些压焊块通常是边长几十微米的矩形。为防止压焊时碰接电源或地线，压焊块通常位于这些单元的一边，而将电源和地线排列在另一边。为防止在后道划片工艺中损伤芯片，通常要求I/O PAD的外边界距划片位置150微米。 I/O PAD通常是等高结构，这是因为它的上边界受单元到划片槽距离的限制，下边界受电源、地线的限制。因此，与前述的标准单元不同，I/O PAD的出线端仅位于下边界一侧，以便和芯片内部电路相接。I/O PAD通常可分为：输入单元、输出单元、输入/输出双向单元。5.2.3.1 输入单元 输入单元主要承担对内部电路的保护，一般认为外部信号的驱动能力足够大，输入单元不必具备再驱动功能。因

17、此，输入单元的结构主要是输入保护电路。输入保护分为单二极管、电阻结构和双二极管、电阻结构。图5.4是一种单二极管、电阻结构的保护电路和版图形式，图5.5是一种双二极管、电阻结构的保护电路和版图形式。这种保护实际上是对输入信号的钳位，使输入信号被限制在-0.7Vdd+0.7的范围内。对于CMOS电路，它除了具有对输入信号钳位的作用外还可防止静电栅击穿。保护电路中的电阻可以是扩散电阻、多晶硅电阻或其他合金薄膜电阻，其典型值是500。从图5.5可以看到，这样的一个简单电路，其版图形式比我们在前面看到的门阵列版图要复杂了许多。这样的版图设计不仅仅是考虑了电路所要完成的功能，而且充分的考虑了接口电路将面

18、对的复杂的外部情况，考虑了在器件物理结构中所包含的寄生效应。希望通过这样的输入电路，使集成电路内部得到一个稳定、有效的信号，阻止外部干扰信号进入内部逻辑。比较图5.4和图5.5，清楚地表明了，这两个单元具有标准单元的特征：它们是等高的，但不等宽。它们的电源线和地线位置一致，线宽相同。当然，版图结构不是唯一的，但其基本的版图结构和设计考虑大同小异。 图5.4 单二极管、电阻电路 图5.5 双二极管、电阻保护电路 5.2.3.2 输出单元 输出单元的主要任务是提供一定的驱动能力，防止内部逻辑过负荷而损坏。另一方面，输出单元还承担了一定的逻辑功能，单元具有一定的可操作性。与输入电路相比，输出单元的电

19、路形式比较多。 1 倒相输出I/O PAD 顾名思义，倒相输出就是内部信号经反相后输出，倒相器的主要作用是提供一定的驱动能力。图5.6是一种P阱硅栅CMOS结构的倒相输出单元。 这种单元结构通常用于输出驱动要求不太高的电路中，这是因为它不能提供太大的电流。主要原因是该倒相器的输入驱动由内部电路提供，如果希望该倒相器提供大电流，则内部电路的驱动也必须提高，而内部电路通常不能提供太大的驱动。如果希望获得大的输出驱动，则必须采用奇数级的倒相器链结构，如图5.7所示，在链中，驱动能力被逐级放大，而内部电路只要比较小的驱动即可。作为内部信号对外的接口，工作环境复杂，为防止触发CMOS结构的寄生效应烧毁电

20、路，该版图采用了P+和N+隔离环结构，并在隔离环中设计了良好的电源、地接触。因为MOS管的宽长比较大，采用了多栅并联结构。这样做的另一个好处是均衡了栅上各点的电位。源漏铝引线设计成叉指状结构，实际构成多管并联结构。因为单元的面积比较大，为防止表面漏电，大部分多晶硅走线和铝走线都是在场区上。考虑到电子迁移率比空穴约大2.5倍，所以，PMOS管的尺寸比NMOS管大，这样可使倒相器的输出波形对称。2 同相输出I/O PAD 同相输出实际上就是“倒相+倒相”，或采用类似于图5.7所示的偶数级的倒相器链，为什么不直接从内部电路直接输出呢？主要是驱动能力问题。利用链式结构可以大大地减小内部负荷。即内部电路

21、驱动一个较小尺寸的倒相器，这个倒相器再驱动大的倒相器，在同样的内部电路驱动能力下获得较大的外部驱动。 图5.6 P阱硅栅CMOS倒相输出I/O PAD图5.7 倒相器链驱动结构3 三态输出I/O PAD 所谓三态输出是指单元除了可以输出“0，1”逻辑电平外，还可高阻输出，即单元具有三种输出状态。同样，三态输出的正常逻辑信号也可分为倒相输出和同相输出。图5.8是一个同相三态输出的电路单元的结构图。 单元电路有两个信号端：数据端D和控制端C。当控制端C为逻辑“1”时，与非门和或非门都处于等效倒相器状态，它们的输出始终相同且为数据端信号D的非量，经M1、M2构成的等效倒相器，传送到压焊块上的信号就是

22、数据端D的信号。而当C为逻辑“0”时，与非门输出为“1”，或非门输出为“0”，PMOS管M1和NMOS管M2均处于截止状态，使压焊块上处于高阻态。 如果在这个电路的数据端上加上一个倒相器，即可构成倒相输出的三态输出单元。这类单元电路的优点是内部与外部隔离性能好。因为I/O PAD通常是全人工设计，门电路和主要的驱动器件M1、M2可以很好的匹配。图5.8 同相三态输出单元电路结构4 掩膜编程的输入输出单元除了设计专门的输入、输出单元外，还可以通过金属掩膜的变化来改变单元的功能，这时基本的单元结构都是相同的，通过不同的器件选择实现所需的输入输出功能。图5.9这种设计方法的示意图。图5.9 掩膜编程

23、的I/O PAD 其中，（a）图是这种I/O PAD的基本结构图，（b）图是在基本结构基础上通过金属线选择了部分区域和器件所构成的双向保护输入单元。它利用了P阱电阻与P阱-N型衬底所构成的二极管构成上保护（当信号大于电源电压一个VBE时起作用）电路，利用P阱与N+掺杂区构成下保护（当信号小于-VBE时起作用）电路。（c）图是在基本结构基础上通过对晶体管的选择与连接构造的倒相输出的单元。它选择了一对大尺寸的MOS管构成一个倒相器，实现倒相输出的功能。（d）图是在基本结构基础上选择了两对MOS晶体管构成两个倒相器，并将小尺寸倒相器的输出连接到大尺寸倒相器的输入，构成“倒相+倒相”的功能，实现同相输

24、出的要求。 这种通过金属掩膜编程构造不同电路的方法通常被用于固定门阵列的I/O PAD的设计。这是因为固定门阵列预先并不能确定各I/O PAD将来要担当什么角色，只有通过金属连线的变化来确定它的具体功能。5.2.3.3 输入、输出双向三态I/O PAD 在许多应用场合，需要某些数据端同时具有输入、输出的功能，或者还要求单元具有高阻状态。在总线结构的电子系统中使用的集成电路常常要求这种I/O PAD。图5.10是一个输入、输出双向三态的I/O PAD单元电路。图5.10 输入、输出双向三态单元电路原理图 单元有二个控制端和一个数据端。数据端D连接到芯片的内部逻辑，它或是读入压焊块上的信号，或是输

25、出内部信号到压焊块上。控制端C的状态用于控制I/O PAD是输入或是输出。控制端S/W的状态决定I/O PAD是否处于高阻状态。当S/W为逻辑“1”时，I/O PAD的工作状态由另一个控制端C决定。当C为“1”时，G1、G2均等效倒相器，与M1、M2组合构成“倒相+倒相”状态，M3、M4由于G3、G4的作用均截止，压焊块上的信号经双二极管、电阻保护电路同相的传送到数据端D，系统处于读信号状态，此时的I/O PAD完成输入功能。当C为逻辑“0”时，M1、M2截止，阻断了压焊块到数据端D的输入通路，右半个单元开放，数据端D上信号同相的传送到压焊块，I/O PAD处于同相输出状态。当控制端S/W为逻

26、辑“0”时，与非门G1、G3输出为逻辑“1”，或非门G2、G4输出为逻辑“0”，两对MOS管均处于截止状态，内部电路和压焊块之间完全被隔离，压焊块处于高阻状态。如果将控制信号S/W去掉，门电路均为两输入结构时，就构成了二值输入、输出双向I/O PAD。 5.3 积木块设计技术标准单元由于受到高宽比的限制，单元的规模有限，在构造大的功能模块时，必须采用单元拼接方法。对随机逻辑，通常采用这种方法，对有些模块，采用这种方法将对电路性能产生影响，甚至不可能实现我们所需要的逻辑。因此，在设计上常常需要更大的单元模块，这就要突破标准单元的外部限制，具体的讲，就是突破标准单元在高度上的限制，这些单元被称为积

27、木单元。当然，这种突破也产生了对整体结构的改变，不再能采用“行式结构”，必须采用积木块的布图形式。图5.11是一个实际的微处理器的芯片内部结构，这是一个典型的积木块布图结构。图5.11 积木块形式的芯片内部结构从图上的标注可以看出，这些模块都具有相对独立的功能，并且大小不一。这中间有些模块是由重复单元堆积而成，如RAM、寄存器堆、高速缓存等，有些是独立的子系统，如定时器、串行口、DMA、乘法器，ALU等，有些是随机逻辑结构，如控制器。这些模块的一些是预先设计好放在单元库中，在设计中调用，这些单元通常是具有一定通用性的模块。有一些则是采用一些阵列技术根据需要在设计中产生并调用，这些单元都是非通用单元，如各种随机逻辑。因此，真正的设计通常是积木块结构和“行式结构”的混合结构。由于是这样的非规则边界结构，因此，在芯片上将不再有固定的布线区，而是根据需要在布局是生产布线通道。因为没有严格的出线位置要求，这些大单元的设计相对比较灵活，通常，为了有利于设计，在建库的过程中也约定一些走线方法，主要是电源和地线的相对位置，数据流和控制流的相对位置和走向，