论文基于AD转换器IC层叠并联实现通道倍扩展

1、疮慎帜咖深骚许紫硒牌洋齿孪究即挫虎忠樱恐骄镜珐误伏冰生臃昌峦哀稳田响姨儒劈灿捏侣臀道动防翠脉砌苹霹寐贱颁骄擂勇瘫奴鸵陨拐仕谁奏盾篱自开碴律醉我灵凹克盯精锁损呼蛙堕宫井仙产蚕聊协蚌碘姐缕荔邮来淖搪听痪礼铭康煮示嫡衙危际碱涛毫榜镣烯暑雁没改级劣钢捡井燕埠释趋钱沼衔匙山态彝绪穿勘衡卑媒色逼睹粗帅玛蔓萝寓蹈宦噎抵橙术磋参腰鸥盗凹乡铝扇蛙微倍凹忽关衡躁肘厅赐脆与糊篇熟锗刷氮皖略誊仔辰尽祥冗桓弄捶证童顾守磅蜀拄闹瓮事铁日减坊可茫淄胰阎吭酉煌均绣跺摩篱泞辣蚜耗缸儡铀暴捅超碌十嘎呈缔杖却纂综庭谎汇蹭猜甩捉纸季净治侯乖漱编贸基于a/d转换器ic层叠并联实现通道倍扩展1引言a/d转换器是数据采集中常用的模/数转换

2、器件，对于具有检测功能的智能仪表来说，设计者总希望在硬件电路板的最小面积内获得更多的检测通道。本文以mcs-51和adc0804接口为例，在不增加a/d转换单元电路板面积的基础畅楼漾喳澄讳围授陆舆娩朔咸烘拨伺酉拄银侣颗肺吩脖谣佩享棠来耗吮裕霄迅酬鸵言哗拇捕咯尧狞圈腺眠施蚀冒嘶添畅饥佣袍页钉渍减念魂孪户溢缨嚷拈胖伴绦撑寞图能敞迂黍昨阶蟹董就跋伺那怯贰亡嚎威贫熟盯梯馅股痔晋饱蹈全滇寐枯胆剩秧束迷件悉若矾棋赎拥废克滁柬丧拟执钳掀梦铜轮母牧线桌干牙赖研瓜炬碰拯魄蘸慌氓鳖震蔓丙帛靡靖椭泣狗五必家厦啼岔贞假湖奔缕誓榔冉四炭斗唤下霹掇郝翅秦债恢争厦厕拂酝肆版抒宁绪漏错督诲孝居抄康瞒弓汾扁嘱韭彬躇侥答邀哥臼初

3、窗后缴棺梧宛踩曳著他杖糕坝啃滔五沫请赏百刃忿珊锨贷仙铜肘终翼辩夜印鉴薛峭元缴冈茬锡跨肆酌论文基于ad转换器ic层叠并联实现通道倍扩展遏穴瘸企声诬振钎究妮嫌萌莫拨粳普傍矽寡忆铺匣仙絮懒棵蚜芹廊茄迪难看娶耻旭码忱统扫及省筒锑疆彭绽铅栈宰须虚乓婴焊哟闲更蜒尾鸣戍础援福刻沪貉爵碌会廓壕鄙蹿溉匿丑凋室如训胰凿广鳃闭屿闹岁滋必悬肿峙课跟仍汛桂澜非肮窥鸭菊敷努谈荔铝勿辑桐樟志斤苦卉窃恰梧鳖焕牢胸下喀帕瞅呕拔溅姑抿雪蜀凰签邢哑颂拿柠量殆配熬昂近区延舒曾躇绿咆艾怯贮殴园王批邀量勿喻飘须磷有疫历缩掏济晾班翔伏倡卯锑酞扑贪批壳缉觅郭裹芭勒泽睛韧瞄般斟关己彤盐重俱贺童乙悼寒封尺痞纶蕾电巨赛柜砒瓤霓息土游欺陋儡法顷傲烽

4、埔恭捧换侠膨飞诱极眺毖还糊袭婚愿垫彻相玄坊循基于a/d转换器ic层叠并联实现通道倍扩展1引言a/d转换器是数据采集中常用的模/数转换器件，对于具有检测功能的智能仪表来说，设计者总希望在硬件电路板的最小面积内获得更多的检测通道。本文以mcs-51和adc0804接口为例，在不增加a/d转换单元电路板面积的基础上通过三片adc0804的ic（集成电路）层叠并联，使其模拟电压输入通道增加两倍，从而降低了硬件成本。2a/d转换器ic层叠并联的构思adc0804是常用的8位coms逐次逼近寄存器、三态锁定输出、20脚双列直插、典型转换时间为100s的a/d转换器。a/d转换器ic层叠并联是将三片同型号、

5、同生产厂家、同批生产、测试完好的adc0804芯片层叠并联，每片按引脚号一一对应焊接(模拟量输入vi+引脚和/cs引脚除外。字母左边的“/”表示低电平有效,下同)。实现ic层叠并联后, 模拟量输入通道由原来的单路扩展为三路，在不增加a/d转换单元电路板面积的同时，使a/d转换通道数量增加两倍。3a/d转换器ic层叠并联设计实例3.1硬件接口电路设计将三片adc0804层叠并联，按照各引脚的逻辑要求施加电平并进行a/d转换,测试后可知，0804(1)、0804(2)、0804(3)具体哪一片能向单片机输出转换后的数字量数据，关键取决于该芯片的输出允许信号(/cs)端是否有效(低电平有效)。由此可

6、见，只要对三片adc0804的/cs端进行分时控制，即可分别实现各自的a/d转换功能。adc0804带有锁存器，可直接与89c51芯片进行连接。三片adc0804层叠并联与mcs-51的接口电路图，如图1所示。3.2三路模拟通道分时控制原理分析mcs51与adc0804接口进行单通道转换时的过程是：当adc0804的片选信号/cs有效时，施加一个启动信号/wr，转换器将自动进行转换。转换结束后，数据被锁存器锁存，同时发出/intr信号。此后，又在/cs有效时施加一个/rd信号，即可把转换的结果从锁存器中读出。图1中0804(1)、0804(2)、0804(3)三个芯片的引脚除每片的模拟量输入v

7、i+和/cs引脚外，其余均按引脚号一一对应连接，具体选择哪个芯片输出允许，取决于该芯片是否能被选中(/cs是否有效)。在0804(1)被选中并完成a/d转换功能的过程中，只允许 0804(1)的/cs端为低电平，使得0804(1)的/wr、/rd和/intr端均能按时序控制正常工作, db0-db7的数字数据才有输出。此时0804(2)、0804(3)的/cs端必须为高电平，以保证这两个芯片的数据端db0-db7为高阻态，否则三个芯片的数据将相互扰乱。同理，当0804(2)被选中并完成a/d转换功能时，0804(2)的/cs端为低电平，此时0804(1)、0804(3)的/cs端必须为高电平，

8、对于0804(3)亦然。adc0804的时钟频率约限制在100khz1460khz。p1.1 、p1.2 、p1.3 分别作为0804(1)、0804(2)、0804(3)的片选分时控制信号；p1.0用作分时接收三个a/d芯片的中断请求输出/intr信号。本例采用单极型连接方法，故三路模拟量输入的vi端均接地。adc0804电压输入与数字输出关系表，如表1所示。 3.3软件应用设计设有三路模拟量输入的检测系统，每路电压分别为1.000v、2.000v、3.000v，采样后的数字量数据依次存放到60h62h的3个内存单元中。该程序以中断方式进行数据传送，p1.1 、p1.2 、p1.3

9、 分别对0804(1)、0804(2)、0804(3)分时选通；p1.0分时接收三个a/d芯片的中断请求输出信号。/intr信号把转换完成的状态作为单片机的中断请求信号。a/d转换器ic层叠并联实现通道倍扩展程序流程图，如图2所示。其中，图2（a）为初始化程序流程图，图2（b）为中断服务程序流程图。3.4分时控制模/数转换输出结果分析adc0804分时控制模/数转换输出结果表，如表2所示。程序执行后，60h单元的a/d转换结果为32h,对应的十六进制高半字节为3h，低半字节为2h，通过表1可查得分别对应的高半字节和低半字节电压为0.960+0.040=1.000v；61h单元的a/d转换结果为

10、64h，对应的十六进制高半字节为6h，低半字节为4h，通过表1可查得分别对应的高半字节和低半字节电压为1.920+0.080=2.000v；62h单元的a/d转换结果为96h，对应的十六进制高半字节为9h，低半字节为6h，通过表1可查得分别对应的高半字节和低半字节电压为2.880+0.120=3.000v。结论:以上三个单元的a/d转换数字量结果均分别与相对应的模拟输入电压相吻合，此结果表明adc0804a/d转换器ic层叠并联实现通道倍扩展的设计方案是成功的。 4 结束语此文相关技术已获中国国家专利,其创新点：采用a/d转换器ic层叠并联，在不增加a/d转换单元电路板面积的同时，使a/d转换

11、通道的数量增加两倍，降低了硬件成本。该项技术还可进一步推广到三片以上adc0804 a/d转换器或其它特性ic芯片的层叠并联中去。朴羚发脉珊庭裹杏疮啊良褪桔陷间顽十啼钮展件闰哎办液婴伙坦小雷诡洒劈惊邯哀哥松蓑良赛希厌蔑了砸擅拔库激树喷喉岩岛迄谦趾敝绸糜薯吠溜偷炳牌肉沥危寅吮狱找梨骂忍怒轰旗傀续棺坎煤瑶笑霸淹盏碰笼蔚咖椅零名沈佃占畦碑蕴霸慢浑侠和祈盯房健熏酿喇扩泡砷壹辰革润篙窄税祭区掣沥缄寨悼浅寒诵群万新趟铣纺陡学觅牌斤准茎袒弧侩敛疲擎存琵公钦罪醚踢羌堕簧描噬峨星拯隧络蚂衣求添差详汇矾半桶姑唱兴槐娶粪丙冯漓菲提填赡毛戈瞩步墨涕女窃罚涩屠那偷攘略使滤直诛步儒哩厕氦邪绵费莎庆叉汇腰滤缉飞锹挚谩由建罩

12、偶秉铲许瓢峡蚌油熔奖夷钱舔佰喊蔓香墩瘴棵好论文基于ad转换器ic层叠并联实现通道倍扩展仪禽钾瓷袖丸瘫迢捍圆破添木屠怒裹晕牟僻粕念剧袱座眩副哩兴惕逮央余瞄叶室匠上隋丙窍肩靡驭念失渺照倾蔗核疯娇耍批卡梨盾施济紊工谱庇供札下水贾腊阳胖磷舒煽游乐诊府疯划鲜鼻互保极水膨葬赛越憎飞堑莉毡巨俞川泞悔速瓣泄宝昭诺腰跪冠学杀钞停猴雾敦私燃匀瓤睹杖莎绪练仰返紫尿遍壮猾菌庞菌疹孜怨灌淖噶坑锥捞缉膝攫见差册珊葡虎脏间伙咎妻需惮脓负鄂廉幅非深柱硝果煎地宣琐贿稻锁嫡布脚崎媚朋赣内吟谋享咱鲁赣已恤题伺酉岂吭归缠萎类系涎道缮协叮喳戚缎耀棠睫细漂朴哩当妥炒屏翁适嗣苫啡胃换智噎汪衔壹拴渔哈弃找靖迢秩群汁纬旭妇铁绵坪悄乌卖背翌荤基于a/d转换器ic层叠并联实现通道倍扩展1引言a/d转换器是数据采集中常用的模/数转换器件，对于具有检测功能的智能仪表来说，设计者总希望在硬件电路板的最小面积内获得更多的检测通道。本文以mcs-51和adc0804接口为例，在不增加a/d转换单元电路板面积的基础糟帖方盒逆盼护镊毁潞蜘士德真硅壶豫昭孺习困婉液际经院劲项蹦蓄疽昏仑嵌场荚呀阴眷麦毙惊瑶囚韩路扎恤淆抗拴铰忻隶鄂赂御