89C52单片机模块

1、89C52单片机模块1概述1.1模块结构框图和功能描述模块结构框图如图：采用8位单片机89C52，时钟电路使用片内时钟振荡器，具有上电复位和手动按键复位功能，外接WDG复位电路。通过并行总线外扩了 128KW SRM和64K的FLASH ROM ;串行扩 展：通过RS-232连接了 UART 口；通过跳线器可选两个10口来虚拟I2C总线，并外接带I2C 总线的 EEPROM 和 RTC。数据总线地址总线经总线驱 动后引出到总线插槽与其他 模块相连。模块的译码控制电 路由一片CPLD来完成。1.2模块性能：+ 5V单电源供电；正常，空闲 和掉电模式。有电源指示灯。MCU内部存储器：8KB片内FL

2、ASH/EE程序存储器，256Byte片内数据 RAM 外部存储器：128KW外部 SRAM 64KB 外部 FLASH ROM,256K EEPROM 串行接口 ：一个 UART接 口 , 一个虚拟I2C总线接口12MHz工作频率2模块主要芯片介绍2.1 89C52 芯片(1) 主要性能特点兼容8052的单片机内核，12MHz额定工作频率(最大24MHz) ,8KB片内FLASH 程序存储器，256Byte片内数据RAM , 3个16位定时/计数器，32条可编程I/O 线，可允许2个优先级的8个中断源。功能方块图(3)引脚排列PDIP/Cerdip|T2；T2 EX) P1.1 Pl 2 P

3、1.3 P1.-5P1I.5P1.6- PT7RST(RXD> P3.0 (TXD F3-1 Onto ： T5Tf:(TOtn*；VJR： <HD X鼻3鼻鼻XTAL1 SNO匚匚匚匚匚匚匚匚匚匚厂匚匚匚匚匚匚匚匚n vec PO . D i A DO ： P0 1 fAOl) 3 P0.2 (AD2) PO.a fAD3J PD.4 I AO*) 二I PD.5 i AD5) =1 3D.e i Aos) F 3.7 I AD7) SS?VPP3 冉 LE，PE C G PSEN=1 P2.7 SA15 二I P2 j0 I A14 P2.-5 iA13j =1 P2.4 i

4、A12 P4.3 (All) 3 P2.2、A W) 二I P2 J "田 P2 0 ig图0101-3 89C52 引脚排列(4) 89C52单片机存储器片内ROM存储器 SFR映射到内部数据存储空间的高128B,仅通过直接寻址来访问(地址为X0H或X8H的SFR可位寻址)，并提供CPU和所有片上外设间的接口。256Byte的内部数据存储器具有直接寻址、间接寻址及位寻址等多种寻址方式。片内Flash程序存储器 作为89C52可寻址64k程序存储器的低8k空间，用于存放用户程序代码。(5) 89C52单片机接口资源并行I / 0接口 P0:当作为通用的I/O 口时，P0 口的引脚以“

5、开漏”的方式输出，所以必需外加上拉电阻。当作为外部程序或数据存储器的数据/地址总线时，内部控制信号为高电平，P0 口的引脚可 以在数据/地址总线的作用下实现上拉，不需要外加上拉电阻。 P1:具有内部的上拉功能，可作为准双向口(用作输入时引脚被拉成高电平)使用。作为专用功能引脚，相应的口锁存器必须为1状态。 P2:具有内部的上拉功能，可作为准双向口(用作输入时引脚被拉成高电平)使用。作 为外部程序或数据存储器的高地址总线。 P3:具有内部的上拉功能，可作为准双向口(用作输入时引脚被拉成高电平)使用。作为专用功能引脚，相应的口锁存器必须为1状态。(6) 89C52的SFR地址及复位值OF&

6、HOFFHOFOHB000000000F7HOESHOEFHOEOH000000000E7HODBH(JDFHODDHPSW 000000000D7HOC&HT2CON00000000T2MOD xxxxxxooRCAP2L00000000RCAP2H00000000R2 00000000TH2 00000000CFH0C0-0C7HDB&HIPXX00M0COBFH0B0-P3 mumGB7H0A8lIE0X000000oafhOAOHP2 mum0A7H9&HSCON30000000S6UFXXXXXXXX9FH90HP1 mum97HB&HTCON0000

7、0000TMOD00000000tld00000000TL100000000TH000000000TH1000000008FHPC mumSP00000111DPL00000000DPH 00000000PCON oxxxoooo87H表0101-1 89C52 特殊功能奇存器列表(7) 定时器/计数器定时器0和定时器1的工作方式和51系列同。SymbolFuriictionTT2Timer 2 ovedlaw flag set by a Timer 2 overflow and niusl be cleared by soft'are. TF2 will not be set whe

8、n eitlher RCLK = 1 or TOLK = 1.EXF2Tmer 2 evierral flg sei when eiihf a capture or neload 唱 caused by s n电transition an T2EX snd EXE M2 = 1. When Timer 2 inierrupt is enabled, EXF2 = 1 will cause tlie CPU to vector to the Timer 2 interrupt routine. EXF2 must cleared by software E.XF? does not causa

9、an inlerrupt in 岬down wunter mode (DCEN = 11RCLKReceive clock enable. When set” causes the serial port lo use Timer 2 overflow pulses for its receive cforik irn serial port Modes 1 snd 3. RCLK = 0 -causes Timer 1 overflow to be used for the receive cfodc.TCLKTransmit clod< &nabla When set, ca

10、uses tli snal port lojuse Tuner 2 overflow puEse for rts transmit dock ii表r01Qr-2 巨即2曲 控制寄存器分布 orflows to 晁 used for the transmit dock.EXEN2Timer 2 external enabte 'Aen set. allots 3 capture or reload lo occur as 3 result of a negativie transifion on T2EX if Timer 2 is not beirtg used to dodi th

11、e serial peri. EXE忖2 = 0 causes Timer 2 to ignoce events al T2EX.TR1SlarVStop ccmitrol for Tuner 2. TR2 - 1 starts the timer.GT2Tnrner or counter select for Timer 2- C/T2 = Ofor timer function. CZT2 = 1 for external event counter (falling edge triggered).CPRL2QapturefReload select. CPfiLS = 1 causes

12、 captures lo occur on negate Vansilno& $1T2EX if EXEM2 = 1. CP/RL2 = 0 causes aufotnalic reloads io occur when Tinwr 2or negativetrarKifcns occur at T2EX Mun EXEN2= 1. When eilher RCLK w TCLK = 1, thrs bit 沽 ignored and lhe inner is forced lo auta-*eload on T m« 2 oerFlo*表0101-3 T2控制寄存器描述定时

13、器2可工作于自动装载定时，捕获计数或波特率发生方式。器T2COr分布及描述:工作模式定时器/计 式选择重装满足以1.当RCLK-TCLKCP MJTR2MODEQ01AiatD-Relaad01116-Bii Capnue1X1Baud Rate GenemorXX0(Off)表0101-3 T2工作模式数器2: 16位自动重装方方式：CP/RL2= 0。下任一条件自动重装：TH2和TL2溢出时L1W图0101-4 T2 16 位自动重装方式2.当EXEN2= 1且T2EX发 生负跳变。定时器/计数器2: 16位捕获方式选择捕获方式：CP/RL2= 1。捕获条件：当 EXEN2 1且T2EX发

14、生负跳变。定时器/计数器2：波特率工作方式图0101-5 T2计数器16位捕获方式fKiTE GZILLATOf? FREQUENCYCHVIKD BY 2. HOI 12匚rri5H1i11厂cnwrrR-iLTUTHN(H BHSj旧七IT如hher iOVERFLOWRCJP3LTIMER 1OVERFLOW诳 JC_.P1HV j 011TRUHS-mOTI fCOMTRQCNOTE : AVARUA BL fTY 字恵DDHlDTl 亂 EXTERNAL IHIERRUPTEHF _ TIKAZ * IHTERfflUPT图0101-6 T2计数器：波特率工作方式UART串行接口工作

15、方式与51系列相同，不再叙述(7) 89C82单片机中断系统89C52提供具有2个优先级的8个中断源。中断源、中断向量与中断优先级INTO- 外部中断0请求。低电平有效。通过 P3.2引脚输入。INT1- 外部中断1请求。低电平有效。通过 P3.3引脚输入。T0 定时器计数器0溢出中断请求T1 定时器计数器1溢出中断请求T2定时器计数器2溢出中断请求中断使用的SFRIE:中断使能寄存器EA-ET2ESET1EX1ET0EX0EA全局中断使能位，置1允许任何中断开放，置0禁止所有的中断ET2定时器2中断使能位，置1中断有效，置0禁止中断ESUAR串行中断使能位，置1中断有效，置0禁止中断ET1定

16、时器1中断使能位，置1中断有效，置0禁止中断EX1外部中断1使能位，置1中断有效，置0禁止中断ET0定时器0中断使能位，置1中断有效，置0禁止中断EX0外部中断0使能位，置1中断有效，置0禁止中断IP:断优先权寄存器PT2PSPT1PX1PT0PX0PT2对定时器2中断，用户置1为高优先权，清0为低优先权PS对UAR中断，用户置1为高优先权，清0为低优先权PT1对定时器1中断，用户置1为高优先权，清0为低优先权PX1对外部中断1中断，用户置1为高优先权，清0为低优先权PT0对定时器0中断，用户置1为高优先权，清0为低优先权PX0对外部中断0中断，用户置1为高优先权，清0为低优先权(8) 片外存

17、储器扩展原理图U1PR1.F470*8、VCCP101P112P123P134P145P156P167P178RESET 9RXD 10TXD 11 MCUINT0 12 MCUINT1 一13T0 14T1 15MCU 16MCU RD17XTAL2 18XTAL1 -19GND 20(T2)P1.0 (T2 EX)P1.1 (RXD1)P1.2 (TXD1)P1.3 (INT2)P1.4 (INT3)P1.5 (INT4)P1.6 (INT5)P1.7 RST (RXD)P3.0 (TXD)P3.1 (INT0)P3.2 (INT1)P3.3 (T0)P3.4 (T1)P3.5 (WR)P

18、3.6 (RD)P3.7 XTAL2 XTAL1VSSVDD p0.0(AD0) p0.1(AD1) p0.2(AD2) p0.3(AD3) p0.4(AD4) p0.5(AD5) p0.6(AD6) p0.7(AD7)EA ALEPSEN p2.7(A15) p2.6(A14) p2.5(A13) p2.4(A12) p2.3(A11) p2.2(A10) p2.1(A9) p2.0(A8)40 VC cr393837363534333231 EA4 5 10 730 ALE ALE1129 PSEN GND 1282726252423U2U4VCCR210K89C52SW3EAGND222

19、11211109|87652623254283312D0Q0D1Q1D2Q2D3Q3D4Q4D5Q5D6Q6D7Q7LEGNDOEVCC74LS57310 GND 20一VC CPSEN 246右ZA0I/O0A1I/O1A2I/O2A3I/O3A4I/O4A5I/O5A6I/O6A7I/O7A8A9A10NCA11VCCA12A13A14NCA15A16131415174819202130 bVCCU3 628128VCC 31GNDA0I/O0A1I/O1A2I/O2A3I/O3A4I/O4A5I/O5A6I/O6A7I/O7A8A9CS1A10CS2A11OEA12WEA13A14VCC

20、A15GNDA16NC13 /14y失T71819202122 CS1_RAM 30一 VC C hMCU_RD MCU_WR32 VC C16 GND1-16 GNDOEDGNDWECEAT29O10图0101-7 外部SRAM和FLASH扩展原理图p0 口作为低位地址和数据线，p2 口作为高位地址。ALE :高时输出地址，低时输出数据EA : SW3为EA选择开关，上拨为高，选择片内代码空间，下拨为低，选择片外代码空 间。附件中有外部SRAM的调试程序2.2 MAX706 WDT芯片及复位电路(1)功能MAX706芯片具有电源监视和程序跑飞功能的监视，具有外部手动复位和内部计时器溢出复位的

21、功能。MAX706管脚排列及功能介绍号置低。输入脚：/MR外部复位信号输入脚，当输入信号电压0.8V时，/RESET脚产生复位信号PFI电源监视信号输入端，当输入信号电压1.25V时，/PFO脚置低。当不需要监视电源 时，可以接 GND或者VCC.WDI watchdog信号输入端，当WDI信号保持高或低1.6s时，内部计时器溢出，且 WDO言输出管脚：/RESET 当/MR端产生触发信号时置低，如果VCC4.65V则一直保持低。当VCC上升到4.65V以上且/MR端产生上升信号后保持 200ms然后置高。/PFO当PFI输入1.25v时置低，否则为高/WDO当内部计时器计到1.6s溢出时置低

22、，只到计时器清零时即可置高。当以下任一条件满足时，内部计时器清零：1,产生RESET言号；2, WDI保持三态及高阻态；3 ，WDI端出现上升和下降的跳变复位电路原理图U11VCCFW110kVCCMRRESETWDOPFIWDIGNDPFO21843MAX706JC3F C0.1uF7RESET6WDI5PFO图0101-9复位电路原理图操作说明:来自cpld的WDI信号，通过cpld内部编程与MCI地p1.4管脚相连，程序中的适当位 置要加上CPL P1.4（p1.4 管脚的取反），以不断地给 WDT送计时器的清零信号，保证RESET信号的正确。否则，RESET信号将会产生周期1.6s的复

23、位。2.3 232串口通讯VCC-J1 r+ C52叫 1.0u3C1 +V+C645C4刁_1.0u U8VCCGND1615C1-T1OUT141.0uC2+R1IN13C2-R1OUT12 RXD71.0uV-T1IN11 TXDT2OUTT2IN10R2OUTR2INO5MAX232DB9232串口通讯原理图 附件中有232串口通讯的调试程序2.4 I 2C总线VCC11R5 5.1KSdaR6 5.1KVCC8GND7SCLSCL6P11SDA5P10U9J51234AT24C256VCCA0WPA1SCLA2SDAGNDVCC4 GNDCON4I2C总线原理图附件中有I2C总线的调试程序3模块器件分布及说明J1ZT"LS2 仆75LS255甲* * 匚ZI口 J2AT23CQL0 628129 U2U7XC9536rRUOgiU3nT2iC256iznUHJ 口2U6L ± 匸 匚T叮口 u二 sul89C51今HAX232图0101-10主模块器件分布图J1, J2为总线插槽J3为电源插座J4为CPLD的编程插槽，从左到右顺序为TMS,TDI,TDO,TCK,GND,V