安大考研数字电路逻辑设计PPT课件

1、),(2122nxxxfz),(2111nxxxfz),(21nmmxxxfz第1页/共98页4.1 组合逻辑电路分析 组合逻辑电路分析：组合逻辑电路分析： 找出给定逻辑电路找出给定逻辑电路输出输出和和输入输入之间的之间的逻辑关系逻辑关系， 从而了解给定逻辑电路的从而了解给定逻辑电路的逻辑功能逻辑功能。 方法：方法： 通常采用代数法通常采用代数法第2页/共98页 步骤：步骤：（1）由给定的逻辑图，从输入端开始，根据）由给定的逻辑图，从输入端开始，根据器件的基本功能，器件的基本功能，逐级逐级推导出输出端的推导出输出端的逻辑逻辑函数表达式函数表达式；（2）由输出函数表达式，列出它的）由输出函数表达

2、式，列出它的真值表真值表；（3）由逻辑函数表达式或真值表，概括出）由逻辑函数表达式或真值表，概括出逻逻辑功能。辑功能。第3页/共98页 例：分析电路例：分析电路 由函数表达式或真值表知：由函数表达式或真值表知：异或电路异或电路第4页/共98页4.1.1 全加器 例：分析电路例：分析电路 列真值表列真值表 由真值表可见：由真值表可见： 一位全加器电路一位全加器电路第5页/共98页 逻辑符号（逻辑符号（1位全加器）位全加器） 由由1位全加器构成的位全加器构成的4位逐位进位加法器位逐位进位加法器 缺点：运算速度慢缺点：运算速度慢第6页/共98页 4 4位超前进位全加器位超前进位全加器逻辑电路图逻辑电

3、路图 （A4-A1与与B4-B1全加）全加）第7页/共98页 4 4位全加器逻辑符号位全加器逻辑符号第8页/共98页4.1.2 编码器 编码：编码： 对输入信号用二进制数对输入信号用二进制数编号。编号。 编码器：编码器： 能完成编码功能的电路能完成编码功能的电路第9页/共98页 优先编码器逻辑图：优先编码器逻辑图： ：选通输入端：选通输入端 ：输入线：输入线 ：输出：输出 用二进制的反码表示输用二进制的反码表示输入线编号入线编号 ：扩展端：扩展端 ：选通输出端：选通输出端 ST07ININ20YYEXYSY第10页/共98页 8 8线线3 3线二进制编码器：线二进制编码器： 用用3 3位二进制

4、代码表示位二进制代码表示8 8根输入线中的某一输入信号根输入线中的某一输入信号8 8线线3 3线优先编码器真值表线优先编码器真值表第11页/共98页 逻辑符号逻辑符号第12页/共98页 编码器的扩展编码器的扩展第13页/共98页4.1.3 译码器 译码：译码：将输入的每个二进制代码赋予的含义将输入的每个二进制代码赋予的含义翻译过来，给出相应的输出信号。翻译过来，给出相应的输出信号。 译码器逻辑图译码器逻辑图 逻辑符号逻辑符号第14页/共98页 例：分析图例：分析图4111电路，得真值表电路，得真值表第15页/共98页 译码器的扩展（利用选通端）译码器的扩展（利用选通端）第16页/共98页 功能

5、表功能表第17页/共98页 3线线8线译码器真值表和逻辑符号线译码器真值表和逻辑符号第18页/共98页 4线线10线（二十进制）译码器真值表线（二十进制）译码器真值表第19页/共98页 4线线10线译码器逻辑符号线译码器逻辑符号第20页/共98页 译码器的扩展应用（译码器的扩展应用（5线线32线译码器）线译码器）第21页/共98页 译码器作为数据分配器使用译码器作为数据分配器使用第22页/共98页 七段显示七段显示第23页/共98页 逻辑图逻辑图第24页/共98页 七段显示译码器逻辑符号七段显示译码器逻辑符号 灯测试输入灯测试输入 灭零输入（脉冲消隐）灭零输入（脉冲消隐） 消隐输入消隐输入 灭

6、零输出灭零输出LTRBIBIRBO第25页/共98页第26页/共98页第27页/共98页4.1.4 数值比较器 能完成比较两个数字的大小或是否相等的逻能完成比较两个数字的大小或是否相等的逻辑电路辑电路 1位数值比较器逻辑电位数值比较器逻辑电路图路图 通用符号通用符号 第28页/共98页 由逻辑电路图可以写出输出函数表达式由逻辑电路图可以写出输出函数表达式 列出真值表列出真值表第29页/共98页 4 4位数值并行比较器位数值并行比较器 （A A3 3-A-A0 0与与B B3 3-B-B0 0比较）比较）第30页/共98页 4 4位数值比较器真值表位数值比较器真值表第31页/共98页 4 4位数

7、值比较器逻辑符号位数值比较器逻辑符号第32页/共98页 利用级联输入端扩展利用级联输入端扩展第33页/共98页4.1.5 数据选择器 在多路数据传输过程中，将多路数据中任一路信号挑选出来，在多路数据传输过程中，将多路数据中任一路信号挑选出来，完成这种功能的逻辑电路称为：数据选择器。完成这种功能的逻辑电路称为：数据选择器。 通用逻辑符号通用逻辑符号第34页/共98页 双双4 4选选1 1数据选择器数据选择器第35页/共98页 由图由图4128分析得：工作状况表分析得：工作状况表 函数表达式：函数表达式：11010101110121013YA A DA A DA A DA A D第36页/共98页

8、 逻辑符号逻辑符号第37页/共98页 真值表真值表n由真值表可得函数表达式：由真值表可得函数表达式：21002101210221032104210521062107YA A A DA A A DA A A DA A A DA A A DA A A DA A A DA A A D第38页/共98页 数据选择器的扩展数据选择器的扩展第39页/共98页4.1.6 奇偶产生/校验电路 检错码：检错码：能检出差错码组的码型能检出差错码组的码型 奇偶校验码：奇偶校验码： 在信息码后加在信息码后加1 1位校验码位，使码组中的位校验码位，使码组中的1 1的码元个数为奇数或偶数。的码元个数为奇数或偶数。 能检测

9、出有能检测出有1 1位差错。位差错。 奇偶产生奇偶产生/ /校验电路：校验电路： 有奇偶校验能力及能产生校验奇偶码的电有奇偶校验能力及能产生校验奇偶码的电路路第40页/共98页 逻辑符号和真值表逻辑符号和真值表第41页/共98页 若若A-HA-H个输入中个输入中1 1的个数的个数为偶数，则为偶数，则 若若A-HA-H个输入中个输入中1 1的个数的个数为奇数，则为奇数，则 由此，可得真值表由此，可得真值表,EVODFODD FEVEN,EVODFEVEN FODD第42页/共98页 奇偶校验电路的应用奇偶校验电路的应用（奇校验系统）（奇校验系统）第43页/共98页4.2 组合逻辑电路设计（1 1

10、）根据逻辑功能的要）根据逻辑功能的要求求（2 2）器件资源情况）器件资源情况设计出最佳电路设计出最佳电路采用小规模器件采用小规模器件采用中规模器件采用中规模器件第44页/共98页 一般步骤：一般步骤： 通常化简成最简通常化简成最简“与或与或”表达式表达式 （乘积项最少，乘积项所包含的因子数也最少）（乘积项最少，乘积项所包含的因子数也最少） （不一定是最佳的）（不一定是最佳的） 根据所采用器件的类型进行变换根据所采用器件的类型进行变换4.2.1 采用小规模集成器件的组合逻辑电路设计第45页/共98页 例例4 41 1 列真值表列真值表 由真值表由真值表函数表达式函数表达式 利用卡诺图利用卡诺图化

11、简，得最简化简，得最简“与或与或”式式第46页/共98页 若采用若采用“与非与非”门，门， 则两次求反，得则两次求反，得“与与非与非非与非”表达式表达式 画出逻辑图画出逻辑图第47页/共98页 若采用若采用“或非或非”门实现门实现 （1 1）变换成）变换成“或与或与”式式 方法：利用公式化简方法：利用公式化简 方法：对卡诺图中的方法：对卡诺图中的0 0格化简格化简 （2 2）两次求反）两次求反第48页/共98页 若采用若采用“与或非与或非”门实现门实现 由由“或非或非”式变换得式变换得“与或非与或非”表达式表达式第49页/共98页总结 用用“与非与非”门实现：门实现：（1 1）求）求“与或与或

12、”式式（2 2）两次取反）两次取反 用用“或非或非”门实现：门实现：（1 1）求）求“或与或与”式式（2 2）两次取反）两次取反 用用“与或非与或非”门实现：门实现：（1 1）求）求“或与或与”式式（2 2）两次取反）两次取反（3 3）用反演律）用反演律第50页/共98页 例例4 42 2 在只有原变量输入，没有反变量输入条件在只有原变量输入，没有反变量输入条件下，用下，用“与非与非”门实现函数：门实现函数： 用卡诺图化简用卡诺图化简 两次求反两次求反mDCBAF)14,13,12,11,10, 9 , 8 , 7 , 6 , 5 , 4(),(第51页/共98页 对于既有原变量输入，又有反变

13、量输入的对于既有原变量输入，又有反变量输入的情况情况第52页/共98页 对于只有原变量输入的情况对于只有原变量输入的情况 第一级用反相器产生反变量第一级用反相器产生反变量 不是最佳的不是最佳的第53页/共98页 合并（找出能合并的乘积项）合并（找出能合并的乘积项） 将相同的原变量因子提出，余下的反变量相将相同的原变量因子提出，余下的反变量相或或 少了少了4 4个反相器个反相器第54页/共98页 代数处理（加入生成项代数处理（加入生成项/多余项）多余项） 只需只需4个与非门个与非门 最佳结果最佳结果第55页/共98页 在没有反变量输入的条件下，组合电路的结构为在没有反变量输入的条件下，组合电路的

14、结构为3 3级级门结构门结构 第第1 1级：级：输入级输入级 “与非与非”门的数量取决于门的数量取决于尾部因子尾部因子的种类数的种类数 尾部因子：尾部因子：每个乘积项中带非号部分的因子每个乘积项中带非号部分的因子 第第2 2级：级：中间级（与项级）中间级（与项级） 器件数取决于乘积项的多少器件数取决于乘积项的多少 第第3 3级：级：输出级（或项级）输出级（或项级）第56页/共98页 为了获得最佳的设计结果为了获得最佳的设计结果尽可能合并乘积项，以减少第尽可能合并乘积项，以减少第2 2级器件数。级器件数。能合并的乘积项：能合并的乘积项： 除尾部因子之外，其它变量因子（原变量）除尾部因子之外，其它

15、变量因子（原变量）完全相同的乘积项。完全相同的乘积项。尽可能减少尾部因子的种类，以减少第尽可能减少尾部因子的种类，以减少第1 1级级的器件数的器件数第57页/共98页 用用“与非与非”门实现只有原变量输入的逻辑门实现只有原变量输入的逻辑函数的一般步骤：函数的一般步骤： （1）用卡诺图化简逻辑函数，得最简）用卡诺图化简逻辑函数，得最简“与或与或”式；式； （2）利用公式）利用公式 找所有生成项找所有生成项BC，将加入后能进行合并的，将加入后能进行合并的有用生有用生成项成项，加入到原最简式中进行乘积项合并；，加入到原最简式中进行乘积项合并； （3）进行尾部因子变换，尽可能减少尾部因子种类；）进行尾

16、部因子变换，尽可能减少尾部因子种类； （4）两次求反，得到与非与非表达式；）两次求反，得到与非与非表达式； （5）画出逻辑电路图）画出逻辑电路图 例：例：BCCAABCAAB第58页/共98页 用“或非”门实现只有原变量输入的逻辑函数的一般步骤： （1 1）求原函数的对偶函数）求原函数的对偶函数F F* *的最小项表达式的最小项表达式 （2 2）用卡诺图对用卡诺图对F F* *化简，得最简化简，得最简“与或与或”式式 （3 3）找有用生成项，进行乘积项合并）找有用生成项，进行乘积项合并 （4 4）尾部因子变换）尾部因子变换 （5 5）两次求反，得到两次求反，得到“与非与非与非与非”表达式表达式

17、 （6 6）再对）再对F F* *求对偶，得求对偶，得F F的的“或非或非或非或非”式式 （7 7）画出逻辑电路图画出逻辑电路图第59页/共98页 F F* *的最小项表达式的求法：（1）求）求F的反函数的最小项表达式：的反函数的最小项表达式： 由由2n个最小项中除去个最小项中除去F中已包含的最小项以外的全中已包含的最小项以外的全部最小项组成部最小项组成（2） F*中的最小项与中的最小项与F反中最小项一一对应，对应反中最小项一一对应，对应关系为：关系为： 如果如果F反中最小项号码为反中最小项号码为i，则，则F*中有号码为（中有号码为（2n-1）-i的最小项。的最小项。:012345678910

18、11 1213 1415151413 1211 109876543210:FF第60页/共98页 例例4 43 3在只有原变量输入，没有反变量输入条件下，在只有原变量输入，没有反变量输入条件下，用用“或非或非”门实现函数：门实现函数：mDCBAF)15,13,12,11, 7 , 5 , 0(),(第61页/共98页4.2.2 采用中规模集成器件实现组合逻辑函数 单输出函数：单输出函数： 数据选择器数据选择器 多输出函数：多输出函数： 译码器和附加逻辑门译码器和附加逻辑门 输入信号相加：输入信号相加： 全加器全加器第62页/共98页 1.1.用具有用具有n n个地址输入端的数据选择器个地址输入

19、端的数据选择器 实现实现n n变量逻辑函数变量逻辑函数 n n个地址的数据选择器有个地址的数据选择器有2 2n n个选择功能个选择功能 例如：例如：n=3n=3 可以完成可以完成8 8选选1 1功能功能 真值表为：真值表为： 函数表达式为：函数表达式为： 也可用卡诺图表示：也可用卡诺图表示： 结论：结论：采用采用8 8选选1 1数据选择器，可以实现任意数据选择器，可以实现任意3 3输入变输入变量的组合逻辑函数。量的组合逻辑函数。第63页/共98页 例例4 45 5 用用8 8选选1 1数据选择器实现函数数据选择器实现函数 解：解：首先作出该函数的真值表首先作出该函数的真值表/ /卡诺图卡诺图

20、与与8 8选选1 1数据选择器卡诺图比较得：数据选择器卡诺图比较得： 将函数输入变量将函数输入变量A A、B B、C C作为作为8 8选选1 1数据选择器的数据选择器的地址即可。地址即可。 结论：结论： 将输入变量加到地址端将输入变量加到地址端 选择器的数据输入端按选择器的数据输入端按 卡诺图中最小项格中的卡诺图中最小项格中的 值（值（0 0或或1 1）对应相连）对应相连FABACBC第64页/共98页 当输入变量选择器的地址端时： 高位地址端接地高位地址端接地 相应的数据输入端接地相应的数据输入端接地 例例 用用8 8选选1 1数据选择器实现函数数据选择器实现函数FABABAB第65页/共9

21、8页 2.2.用具有用具有n n个地址输入端的数据选择器个地址输入端的数据选择器 实现实现m m变量逻辑函数（变量逻辑函数（mnmn） 扩展法（增加器件）：扩展法（增加器件）： 将将2n选选1数据选择器扩展成数据选择器扩展成2m选选1数据选择数据选择器器 降维图法（不增加器件）：降维图法（不增加器件）： 将将m m变量的函数转换成变量的函数转换成n n变量函数变量函数第66页/共98页 （1 1）扩展法（利用使能端）扩展法（利用使能端） 例例4 46 6 用用8 8选选1 1数据选择器实现数据选择器实现4 4变量函变量函数数( , ,)(1,5,6,7,9,11,12,13,14)mF A B

22、 C D 第67页/共98页用用4 4选选1 1数据选择器实现数据选择器实现4 4变量函数变量函数第68页/共98页 （2 2）降维图法）降维图法 维数：维数：卡诺图的变量数卡诺图的变量数 降维卡诺图（降维图）：降维卡诺图（降维图）：把某些变量也作为把某些变量也作为卡诺图小方格内的值，则会减小卡诺图的维卡诺图小方格内的值，则会减小卡诺图的维数。数。 记图变量：记图变量：作为降维图小方格中值的变量作为降维图小方格中值的变量 例：对于例：对于4 4变量卡诺图，将变量卡诺图，将D D作为记图变量，作为记图变量，A A、B B、C C为为3 3变量卡诺图的输入变量，得变量卡诺图的输入变量，得3 3变变

23、量降维卡诺图。量降维卡诺图。第69页/共98页4变量卡诺图降维成3变量卡诺图的步骤 令令D作为记图变量作为记图变量 （1）当）当D=0及及D=1时，时，F(A,B,C,0)=F(A,B,C,1)=0 则在对应的则在对应的3变量降维图所对应的变量降维图所对应的F(A,B,C)小方格小方格填填0 即即 （2）当）当D=0及及D=1时，时，F(A,B,C,0)=F(A,B,C,1)=1 则在对应的则在对应的3变量降维图所对应的变量降维图所对应的F(A,B,C)小方格小方格填填1 即即( , ,0)( , ,1)0D F A B CD F A B C111DD ( , ,0)( , ,1)1D F A

24、 B CD F A B C000DD 第70页/共98页 （3）当）当D=0时，时， F(A,B,C,0)=0 D=1时，时，F(A,B,C,1)=1 则在对应的则在对应的3变量降维图所对应的变量降维图所对应的F(A,B,C)小方格中小方格中填填 （4）当）当D=0时，时， F(A,B,C,0)=1 D=1时，时，F(A,B,C,1)=0 则在对应的则在对应的3变量降维图所对应的变量降维图所对应的F(A,B,C)小方格中小方格中填填( , ,0)( , ,1)D F A B CD F A B C01DDD ( , ,0)( , ,1)D F A B CD F A B C10DDD 第71页/共

25、98页 归纳： 如记图变量为如记图变量为x x，对于原卡诺图，对于原卡诺图/ /降维图中降维图中 当当x=0 x=0时，原图单元值为时，原图单元值为F F 当当x=1x=1时，原图单元值为时，原图单元值为G G 则在新的降维图中对应的降维图单元中填则在新的降维图中对应的降维图单元中填入入xGFx第72页/共98页 例例4 47 7 用用1 1片片8 8选选1 1数据选择器实现函数数据选择器实现函数 解：作出解：作出F F的卡诺图的卡诺图 令令D D为记图变量，作出为记图变量，作出3 3变量降维图变量降维图 将降维图与将降维图与8 8选选1 1数据选择器比较，得数数据选择器比较，得数据选择端为：

26、据选择端为： 画出逻辑电路画出逻辑电路( , ,)(1,5,6,7,9,11,12,13,14)mF A B C D 第73页/共98页 例例4 48 8 用用1 1片片8 8选选1 1数据选择器实现函数数据选择器实现函数( , ,)(0,1,3,9,11,12,13,14,20,21,22,23,26,31)mF A B C D E n解：作出解：作出5 5变量卡诺图变量卡诺图n降维成降维成4 4变量卡诺图变量卡诺图3 3变变量卡诺图量卡诺图n将将3 3变量卡诺图与变量卡诺图与8 8选选1 1数据数据选择器的卡诺图相比较，选择器的卡诺图相比较，得：得：n画出逻辑电路画出逻辑电路第74页/共9

27、8页 如用如用4 4选选1 1数据选择器实现数据选择器实现 进一步降维成进一步降维成2 2变量卡诺图（令变量卡诺图（令C C、D D、E E为记图变量）为记图变量） 令子函数为：令子函数为：f f0 0,f,f1 1,f,f2 2,f,f3 3 作出三个子函数的卡诺图作出三个子函数的卡诺图 对于三个子函数，令对于三个子函数，令E E为记图变量，作出为记图变量，作出2 2变量降维变量降维图。图。 将将2 2变量降维图与变量降维图与4 4选选1 1数据选择器的卡诺图相比较，数据选择器的卡诺图相比较，得：得： 画出逻辑电路画出逻辑电路第75页/共98页第76页/共98页 3. 3. 利用译码器实现组

28、合逻辑函数利用译码器实现组合逻辑函数 n n变量的译码器的输出包含了变量的译码器的输出包含了n n变量的所有最小项变量的所有最小项 例如：例如：3 38 8线译码器的线译码器的8 8个输出包含了个输出包含了3 3个变量的所个变量的所有有8 8个最小项个最小项第77页/共98页 例例4 49 9 用译码器实现一组多输出逻辑函数用译码器实现一组多输出逻辑函数123FABBCACFABBCABCFACBCACn解：由于是解：由于是3 3输入变量函数输入变量函数n所以采用所以采用3 38 8线译码器实现线译码器实现n将多输出函数写成最小项表达式，将多输出函数写成最小项表达式，并进行变换。并进行变换。n

29、（由真值表或采用补齐全部变量）（由真值表或采用补齐全部变量）n将输入变量将输入变量A A、B B、C C分别加到译码器分别加到译码器的地址输入端的地址输入端第78页/共98页 4. 4. 利用全加器实现组合逻辑函数利用全加器实现组合逻辑函数 应用场合：应用场合：函数输出输入代码所表示的数函数输出输入代码所表示的数另一常数另一常数 例例4 410 10 设计将设计将8421BCD8421BCD码转换成余码转换成余3BCD3BCD的的码制转换电路码制转换电路 解：解：由真值表得：由真值表得： 余余3BCD3BCD码码8421BCD8421BCD码码3 3（00110011）第79页/共98页 逻辑

30、电路逻辑电路第80页/共98页 例例4 411 11 用全加器实现两个用全加器实现两个1 1位位8421BCD8421BCD码十码十进制加法运算进制加法运算 解：解：1 1位十进制数由位十进制数由4 4位二进制数码组成位二进制数码组成 4 4位二进制数码运算时是位二进制数码运算时是“逢十六进一逢十六进一” 而十进制数相加是而十进制数相加是“逢十进一逢十进一” 所以，当十进制数需发生进位时，相加得到的所以，当十进制数需发生进位时，相加得到的4 4位二位二进制数还差进制数还差6 6才能发生进位；才能发生进位； 反之，如果相加得到的反之，如果相加得到的4 4位二进制数产生了进位，而位二进制数产生了进

31、位，而本位结果比十进制数也差本位结果比十进制数也差6 6； 因此，要在运算结果中加因此，要在运算结果中加6 6修正。修正。第81页/共98页 列真值表列真值表 由真值表分析得：由真值表分析得： 何时需要修正？何时需要修正？ （1）当相加得到的）当相加得到的4位二进制数有进位信号位二进制数有进位信号CO产产生时；生时； （2）当和数为：）当和数为：1015时；时； 如何修正？如何修正？ 4位二进制数位二进制数6（0110）8421BCD码码 例如：例如：第82页/共98页 逻辑电路逻辑电路第83页/共98页 例题四、已知四、已知A A、B B、C C为三个一位二进制数，试设计为三个一位二进制数，

32、试设计一个能完成二进制运算（一个能完成二进制运算（A AB BC C）的电路。）的电路。（允许加少量门电路）（允许加少量门电路）（2020分）分）（1 1）用）用3 38 8线译码器线译码器（2 2）用）用8 8选选1 1数据选择器数据选择器（3 3）用）用4 4选选1 1数据选择器数据选择器第84页/共98页4.3 组合逻辑电路的冒险现象 冒险现象：冒险现象：由于集成门的由于集成门的延时延时或或多个输入信号变化多个输入信号变化的先后差异的先后差异在输入信号变化的瞬间，在输出端出在输入信号变化的瞬间，在输出端出现不正确的尖峰信号。现不正确的尖峰信号。 静态冒险：静态冒险：输入信号变化前、后稳定

33、输出相同，在输入信号变化前、后稳定输出相同，在转换瞬间有冒险。转换瞬间有冒险。 静态静态0冒险：冒险：输出序列为输出序列为101 静态静态1冒险：冒险：输出序列为输出序列为010 动态冒险：动态冒险：输出发生了三次变化。输出序列为输出发生了三次变化。输出序列为1010或或0101（本课程不讨论）（本课程不讨论）第85页/共98页4.3.1 静态逻辑冒险 例例4 412 12 分析电路，当输入信号分析电路，当输入信号abcabc由由000000变化到变化到010010及由及由000000变化到变化到110110时的输出波形。时的输出波形。第86页/共98页思考？ 当输入信号当输入信号abcabc

34、由由000000变化到变化到010010时，时，假设假设t tpd2pd2ttpd1pd1会出现静态冒险吗？会出现静态冒险吗？ 当输入信号当输入信号abcabc由由000000变化到变化到110110时，时，假设假设b b先于先于a a会出现静态冒险吗？会出现静态冒险吗？第87页/共98页结论：（1 1）毛刺仅发生在输入信号变化的瞬间，而在稳态下是不会发生的。）毛刺仅发生在输入信号变化的瞬间，而在稳态下是不会发生的。（2 2）在输入信号发生变化时，输出也不一定会产生毛刺。）在输入信号发生变化时，输出也不一定会产生毛刺。第88页/共98页4.3.2 如何判断是否存在逻辑冒险发生静态逻辑冒险有两种情况发生静态逻辑冒险有两种情况: :1 1 当有输入变量当有输入变量A A和和 通过不同的传输途径到输出端，通过不同的传输途径到输出端， 那么当输入变量那么当输入变量A A发生突变时，发生突变时， 输出端有可能产生静态逻辑冒险。输出端有可能产生静态逻辑冒险。A第89页/共98页 判断：判断： 将输出逻辑函数在一定条件下化简，将输出逻辑函数在一定条件下化简， 如果存在如果存在 或或则有可能产生静态逻辑冒险。则有可能产生静态逻辑冒险。例如：例例如：例4 41212逻辑函数表达式为：逻辑函数表达式为：因此，可判断：因此，可判断：当当b b发生变化时，输出端有可能产生静态逻辑冒险。发生变