项目：计数器的设计与制作

1、项目二项目二计数器的仿真制作与调试（计数器的仿真制作与调试（1414学时）学时）任务描述任务描述利用触发器设计制作一个计数器利用触发器设计制作一个计数器教学目的教学目的和和 要要 求（求（知识、能力知识、能力和素质）和素质）1.1.掌握掌握RSRS触发器、触发器、D D触发器、触发器、JKJK触发器、触发器、T T触发器的逻辑功能和测试触发器的逻辑功能和测试方法。方法。 2 2、掌握时序逻辑电路的特点及分析方法、分析步骤。、掌握时序逻辑电路的特点及分析方法、分析步骤。3 3、通过计数器的设计与制作，掌握时序逻辑电路的设计方法和设计、通过计数器的设计与制作，掌握时序逻辑电路的设计方法和设计步骤。

2、步骤。4 4、掌握集成芯片的功能和应用。、掌握集成芯片的功能和应用。5 5、能进行元器件的识别与选取。、能进行元器件的识别与选取。6 6、学会时序逻辑电路的仿真、安装、调试与检测方法。、学会时序逻辑电路的仿真、安装、调试与检测方法。7 7、要有沟通能力和团队协作精神；端正的学习态度，良好的职业道、要有沟通能力和团队协作精神；端正的学习态度，良好的职业道德；同时具备质量、成本、安全、环保意识。德；同时具备质量、成本、安全、环保意识。教学重点教学重点和和 难难 点点重点：、各类触发器的功能及测试重点：、各类触发器的功能及测试、时序逻辑电路的分析设计集成芯片的功能和应用、时序逻辑电路的分析设计集成芯

3、片的功能和应用难点：、典型集成芯片的功能和应用难点：、典型集成芯片的功能和应用、电路的综合调试。、电路的综合调试。教学方法和教学方法和手段手段讲解法、引导法、仿真法、讲解法、引导法、仿真法、“教、学、做教、学、做”一体化教学方法等。一体化教学方法等。教学过程教学过程、导入新课、导入新课 、讲授、讲授 3 3、制作与调试、制作与调试 4 4、写报告、写报告 5 5、综合考核、综合考核项目一项目一任务二（任务二（6学时）学时）任务描述任务描述计数器和寄存器芯片功能仿真计数器和寄存器芯片功能仿真教学目的教学目的和和 要要 求求1 1、掌握计数器的工作原理及典型芯片的应用、掌握计数器的工作原理及典型芯

4、片的应用 2 2、掌握寄存器的工作原理及典型芯片的应用、掌握寄存器的工作原理及典型芯片的应用教学重点教学重点和和 难难 点点重点：各芯片的功能重点：各芯片的功能难点：各芯片的应用难点：各芯片的应用教学方法教学方法和手段和手段讲解法、引导法、讲解法、引导法、“教、学、做教、学、做”一体化教学方法等一体化教学方法等教教学学过过程程1 1 导入新课导入新课2 2 讲授讲授3 3 作业和思考题布置作业和思考题布置一、时序逻辑电路的基本结构及特点一、时序逻辑电路的基本结构及特点1.1 时序逻辑电路的基本结构 时序逻辑电路中必须含有存储电路，存储电路可由延迟元件组成，也可用触发器构成。一、时序逻辑电路的基

5、本结构及特点一、时序逻辑电路的基本结构及特点1.1 时序逻辑电路的基本结构 时序逻辑电路中必须含有存储电路，存储电路可由延迟元件组成，也可用触发器构成。一、时序逻辑电路的基本结构及特点一、时序逻辑电路的基本结构及特点1.1 时序逻辑电路的特点(1) 时序逻辑电路由组合电路和存储电路组成。(2) 时序逻辑电路中存在反馈，因而电路的工作状态与时间因素有关，即时序电路的输出由电路的输入和电路原来的状态共同决定。二、时序逻辑电路的分类二、时序逻辑电路的分类2.1 时序逻辑电路的分类同步时序逻辑电路 在同步时序逻辑电路中，存储电路内所有触发器的时钟输入端都接于同一个时钟脉冲源，因而，所有触发器的状态变化

6、都与所加时钟信号同步。异步时序逻辑电路 异步时序逻辑电路中，没有统一的时钟脉冲，有些触发器的时钟输入端与时钟脉冲源相连，而有些触发器的时钟输入端不与时钟脉冲源相连。一、时序逻辑电路的基本结构及特点一、时序逻辑电路的基本结构及特点二、时序逻辑电路的分析二、时序逻辑电路的分析2.1 分析时序逻辑电路的一般步骤 时序逻辑电路的分析就是根据给定的时序逻辑电路图，通过分析，求出它的输出Z的变化规律，以及电路状态Q的转换规律，进而说明该时序逻辑电路的功能和工作特性。、根据给定的时序电路图写出下列各逻辑方程式。(1)各触发器的时钟信号CP的逻辑表达式；(2)时序电路的输出方程；(3)各触发器的驱动方程。、将

7、驱动方程代入相应触发器的特性方程，求得各触发器的次态的方程,也就是时序逻辑电路的状态方程。、根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。、用文字描述给定时序逻辑电路的逻辑功能。二、时序逻辑电路的分析二、时序逻辑电路的分析同步时序逻辑电路的分析举例解：(1) 驱动方程和输出方程二、时序逻辑电路的分析二、时序逻辑电路的分析（）列状态方程（） 列状态表二、时序逻辑电路的分析二、时序逻辑电路的分析（）由状态表画出状态图和时序图（）确定电路的逻辑功能和特点 从状态表容易看出：每经过八个时钟脉冲，电路的状态以及电路输出变量Y的取值循环变化一次，这说明该电路具有对时钟脉冲信号(CP)

8、进行计数的功能，是八进制计数器，电路状态以自然二进制状态输出。计数器是典型的时序逻辑部件，它能累计输入脉冲的个数。二、时序逻辑电路的分析二、时序逻辑电路的分析同学们自己分析如图所示时序逻辑电路的功能。 计数器是用来实现累计电路输入CP脉冲个数功能的时序电路。在计数功能的基础上，计数器还可以实现计时、定时、分频和自动控制等功能，应用十分广泛。 计数器按照CP脉冲的输入方式可分为同步计数器和异步计数器。 计数器按照计数规律可分为加法计数器、 减法计数器和可逆计数器。 计数器按照计数的进制可分为二进制计数器（N=2n）和非二进制计数器（N2n），其中, N代表计数器的进制数，n代表计数器中触发器的个

9、数。1. 同步二进制计数器 同步二进制计数器电路如图所示。三、计数器三、计数器3.1 同步计数器QJCK&QF2Q2QJCK&RDQF1Q1QJCK&RDQF0Q0清零CPRD三、计数器三、计数器三、计数器三、计数器三、计数器三、计数器分析过程:(1) 写相关方程式。 时钟方程 CP0=CP1=CP2=CP 驱动方程： J0=1 K0=1nQJ01nQK01nnQQJ102nnQQK102 (2) 求各个触发器的状态方程。JK触发器特性方程为 Qn+1= 将对应驱动方程式分别代入JK触发器特性方程式，进行化简变换可得状态方程：)(1CPQKQJQnnn)(0000010

10、CPQQKQJQnnnn)(01011010111111CPQQQQQQQQQKQJQnnnnnnnnnnn)(012012222212CPQQQQQQQKQJQnnnnnnnnn三、计数器三、计数器表表5.2 同步计数器的状态表同步计数器的状态表 (3) 求出对应状态值。 列状态表如表5.2所示。画状态图如图5.6（a）所示， 画时序图如图5.6（b） 所示。 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 1 0 1 1 0 0 1 0 0 0 1 1 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0nQ2nQ1nQ012nQ11nQ10nQ三

11、、计数器三、计数器图 5.6 同步计数器状态图(a) 状态图； (b) 时序图Q2Q1Q00 0 00 0 11 1 10 1 01 1 00 1 11 0 11 0 0CPQ0Q1Q2(a)(b)三、计数器三、计数器 (4） 归纳分析结果， 确定该时序电路的逻辑功能。从时 钟方程可知该电路是同步时序电路。从状态图可知随着CP脉 冲的递增, 触发器输出Q2Q1Q0值是递减的, 且经过八个CP脉冲 完成一个循环过程。 综上所述，此电路是同步三位二进制（或一位八进制） 减法计数器。从图5.4（b）所示时序图可知：Q0端输出矩形 信号的周期是输入CP信号的周期的两倍，所以Q0端输出信号 的频率是输入

12、CP信号频率的1/2，对应Q1端输出信号的频率 是输入CP信号频率的1/4，因此N进制计数器同时也是一个N 分频器，谓分频就是降低频率， N分频器输出信号频率是其 输入信号频率的N分之一。 三、计数器三、计数器2. 同步非二进制计数器同步非二进制计数器 例 2分析图5.8 所示同步非二进制计数器的逻辑功能。 图图5.8 同步非二进制计数器同步非二进制计数器Q1J1F1K1Q0J0F0K0CP&Q1Q2J2F2K2Q2Q0三、计数器三、计数器 解 (1) 写相关方程式。 时钟方程 CP0=CP1=CP2=CP 驱动方程 k0=1nQJ20nQJ01nQK01nnQQJ10212K三、计数

13、器三、计数器 (2) 求各个触发器的状态方程：)(02000010CPQQQKQJQnnnnn)(1010111111CPQQQQQKQJQnnnnnnn)(012212222212CPQQQQQQQKQJQnnnnnnnnn (3) 求出对应状态值。 列状态表。 列出电路输入信号和触发器原态的所有取值组合，代入相应的状态方程，求得相应的触发器次态及输出， 列表得到状态表， 如表5.4所示。 三、计数器三、计数器表表5.4 状态表状态表 cp 0 0 00 0 1 0 0 10 1 0 0 1 00 1 1 0 1 11 0 0 1 0 01 0 1 1 0 11 1 0 1 1 01 1 1

14、1 1 10 0 0nQ2nQ1nQ012nQ11nQ10nQ三、计数器三、计数器图5.9 同步计数器对应图形（a）状态图; （b） 时序图 画状态图如图5.9（a）所示， 时序图如图5.9（b）所示。 0 0 01 0 00 0 10 1 01 0 1CPQ0Q1Q2(a)(b)1 1 10 1 1Q3Q2Q11 1 0三、计数器三、计数器 (4) 归纳分析结果， 确定该时序电路的逻辑功能。从时钟方 程可知该电路是同步时序电路。 从表5.4所示状态表可知： 计数器输出Q2Q1Q0共有八种状 态000111。 从图5.9（a）所示状态图可知：随着CP脉冲的递增, 触发器 输出Q2Q1Q0会进入

15、一个有效循环过程，此循环过程包括了五个 有效输出状态，其余三个输出状态为无效状态，所以要检查该 电路能否自启动。三、计数器三、计数器 检查的方法是：不论电路从哪一个状态开始工作，在CP脉 冲作用下，触发器输出的状态都会进入有效循环圈内，此电路 就能够自启动；反之，则此电路不能自启动。 综上所述，此电路是具有自启动功能的同步五进制加法计 数器。 三、计数器三、计数器 1. 集成同步计数器集成同步计数器74LS161 74LS161是一种同步四位二进制加法集成计数器。其管脚的排列如图5.10所示，逻辑功能如表5.5所示。 图 5.1074LS161管脚排列图VCCCOQ0Q1Q2Q3CTTLD16

16、98174LS161CRCPD0D1D2D3CTP地3.3 集成同步计数器表表5.5 74LS161逻辑功能表逻辑功能表CTPCTTCP Q3 Q2 Q1 Q00111101110101 0 0 0 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 加法计数 CRLD 当复位端 =0时，输出Q3Q2Q1Q0全为零，实现异步清除功能（又称复位功能）。 当 =“1”，预置控制端 =“0”，并且 CP=CP时，Q3Q2Q1Q0=D3D2D1D0，实现同步预置数功能。CRCRLD 当 = =“1”且CTPCTT=0时，输出Q3Q2Q1Q0保持 不变。 当 = =CTP=CTT

17、=“1”，并且CP=CP时，计数器 才开始加法计数，实现计数功能。 CRLDLDCR三、计数器三、计数器3.4 异步计数器1. 异步二进制计数器异步三位二进制计数器电路如图所示。QJCKRDQF2QJCKRDQF1QJCKRDQF0Q1Q0Q2“1”CP清零进位 分析步骤如下： (1) 写相关方程式。 时钟方程 CP0=CPCP1=Q0CP2=Q1 驱动方程 J0=1 K0=1 J1=1 K1=1 J2=1 K2=1 (2) 求各个触发器的状态方程。JK触发器特性方程为)(1CPQKQJQnnn三、计数器三、计数器 将对应驱动方程式分别代入特性方程式， 进行化简变换可得状态方程:)(00000

18、10CPQQKQJQnnnn)(01111111QQQKQJQnnnn)(12222212QQQKQJQnnnn三、计数器三、计数器表表 5.6 状态表状态表 cp1 0 0 00 0 12 0 0 10 1 03 0 1 00 1 14 0 1 11 0 05 1 0 01 0 16 1 0 11 1 07 1 1 01 1 181 1 10 0 0nQ2nQ1nQ012nQ11nQ10nQ (3) 求出对应状态值。 列状态表如表所示。三、计数器三、计数器计数器状态图和时序图 画状态图和时序图如图所示。Q2Q1Q00 0 01 1 10 0 10 1 00 1 1CPQ0Q1Q2(a)(b)

19、1 1 01 0 11 0 0“0”“0”“0”三、计数器三、计数器 （4） 归纳分析结果， 确定该时序电路的逻辑功能。 由时钟方程可知该电路是异步时序电路。 从状态图可知随着CP脉冲的递增, 触发器输出Q2Q1Q0值是递增的, 经过八个CP脉冲完成一个循环过程。 综上所述，此电路是异步三位二进制（或一位八进制）加法计数器。 三、计数器三、计数器5.3.2 集成异步计数器集成异步计数器1. 集成异步计数器芯片集成异步计数器芯片74LS290 逻辑电路如图所示。QJSDCPKRDQJCPK1RDQCPK1RDF0F1F2QJCPKRDF3&SDQ&S9(1)S9(2)CP0CP1

20、R0(1)R0(2)二 进 制 计 数 器五 进 制 计 数 器Q1Q0Q2Q3三、计数器三、计数器 74LS290芯片的管脚排列如图5.18所示。其中， S9(1)、 S9(2)称为置“9”端，R0(1)、R0(2)称为置“0”端；CP0、 CP1端为 计数时钟输入端，Q3Q2Q1Q0为输出端， NC表示空脚。 74LS290逻辑功能如表所示。 置“9”功能：当S9 (1)=S9(2)=1时，不论其他输入端状态如何， 计数器输出Q3Q2Q1Q0= 1001，而(1001)2=(9)10，故又称异步置 数功能。 三、计数器三、计数器表5.874LS290逻辑功能表S9(1) S9(2)R0(1

21、)R0(2)CP0 CP1Q3 Q2 Q1 Q0 1 1 1 0 0 1 0 1 1 0 1 1 0 0 0 0 0 0 0 1 S9(1) S9(2)=0 R0(1) R0(2) cp 0 0 cp cp Q0 Q3 CP3 二进制 五进制 8421 十进制 8421 十进制三、计数器三、计数器置置“0”功能：功能： 当S9(1)和S9(2)不全为1，并且R0(1)=R0(2)=1时， 不论其他输入端状态如何， 计数器输出Q3Q2Q1Q0 = 0000，故又称异步清零功能或复位功能。 计数功能：计数功能：当S9(1)和S9(2)不全为1，并且R0(1)和R0(2)不全为1，输入计数脉冲CP时

22、， 计数器开始计数。 三、计数器三、计数器四、寄存器四、寄存器4.1数据寄存器数据寄存器 数据寄存器又称数据缓冲储存器或数据锁存器，其功能是接受、存储和输出数据，主要由触发器和控制门组成。n个触发器可以储存n位二进制数据。数据寄存器按其接受数据的方式又分为双拍式和单拍式两种。1. 双拍式数据寄存器双拍式数据寄存器(1) 电路组成。 如图所示。四、寄存器四、寄存器4.1数据寄存器数据寄存器RDSDF2&RDSDF1&RDSDF0&清零接收D2D1D0QQQ双拍式三位数据寄存器(2) 工作原理。在接收存放输入数据时，需要两拍才能完成：第一拍清零，第二拍置数。四、寄存器四、寄

23、存器4.1数据寄存器数据寄存器2. 单拍式数据寄存器单拍式数据寄存器(1) 电路组成CDQF3CDQF2CDQF1CDQF0CPD3D2D1D0 单拍式四位二进制数据寄存器(2) 工作原理。 接受寄存数据只需一拍即可，无须先进行清零。四、寄存器四、寄存器 4.2 移位寄存器移位寄存器 移位寄存器除了接受、存储、输出数据以外，同时还能将其中寄存的数据按一定方向进行移动。移位寄存器有单向和双向移位寄存器之分。1. 单向移位寄存器单向移位寄存器 单向移位寄存器只能将寄存的数据在相邻位之间单方向移动。按移动方向分为左移移位寄存器和右移移位寄存器两种类型。右移移位寄存器电路如图所示。CQF3DCQF2D

24、CQF1DCQF0DQ3Q2Q1Q0CP串行输入D串行输出并行输出 功能分析： (1) 时钟方程 CP0=CP1=CP2=CP3=CP 驱动方程 D0= D1= D2= D3=D D触发器特征方程为 Q n+1=D (CP) nQ1nQ2nQ3 (2) 将对应驱动方程分别代入D触发器特征方程，进行化简变换可得状态方程: )(110CPQQnn)(211CPQQnn)(312CPQQnn)(13CPDQn (3）假定电路初态为零，而此电路输入数据D在第一、 二、 三、 四个CP脉冲时依次为1、0、1、1，根据状态方程可得到对应的电路输出D3D2D1D0的变化情况， 如表所示。四、寄存器四、寄存器

25、4.2 移位寄存器移位寄存器 CP输入数据D右移移位寄存器输出Q3Q2Q1Q0000000111000200100311010411101DCPQ3Q2Q1Q0“0”“0”“0”“0”“0”时序图右移移位寄存器输出变化右移移位寄存器输出变化 (4) 确定该时序电路的逻辑功能。由时钟方程可知该电路是同步电路。 右移移位寄存器电路中，随着CP脉冲的递增, 触发器输入端依次输入数据D，称为串行输入。 输入一个CP脉冲， 数据向右移动一位。输出有两种方式：数据从最右端Q0依次输出，称为串行输出；由Q3Q2Q1Q0端同时输出, 称为并行输出。串行输出需要经过八个CP脉冲才能将输入的四个数据全部输出，而并

26、行输出只需四个CP脉冲。 左移移位寄存器 左移移位寄存器电路如图所示，请同学们自行分析其功能。 CQF0DCDF1QCDF2QCDF3QQ1Q2Q3Q0DCP四、寄存器四、寄存器4.2 移位寄存器移位寄存器2. 双向移位寄存器双向移位寄存器既可将数据左移、又可右移的寄存器称为双向移位寄存器。F3CRD& 1DQQF2CRD& 1DQQF1CRD& 1DQQF0CRD& 1DQQ111DSL串行输入（左移）XX 0右移X 1左移DSR串行输入（右移）串行输出（左移）Q3Q2Q1Q0串行输出（右移）CP清零四位双向移位寄存器四、寄存器四、寄存器4.2 移位寄存器移位

27、寄存器2. 双向移位寄存器双向移位寄存器 X是工作方式控制端。当X=0时，实现数据右移寄存功能；当 X = 1时，实现数据左移寄存功能；DSL是左移串行输入端，而DSR是右移串行输入端。3. 移位寄存器的应用移位寄存器的应用1） 实现数据传输方式的转换 在数字电路中，数据的传送方式有串行和并行两种，而移位寄存器可实现数据传送方式的转换。既可将串行输入转换为并行输出，也可将串行输入转换为串行输出。四、寄存器四、寄存器4.2 移位寄存器移位寄存器3. 移位寄存器的应用移位寄存器的应用2） 构成移位型计数器1） 环形计数器。 环形计数器是将单向移位寄存器的串行输入端和串行输出端相连， 构成一个闭合的环。CDF3QQ2SDRDCDF2QSDRDCDF1QSDRDQ1CDF0QSDRDQ0CPQ3(a)(b)Q3Q2Q1Q00 1 0 01 0 0 00 0 0 10 0 1 0(a) 逻辑电路图； (b) 状态图 实现环形计数器时，必须设置适当的初态，且输出Q3Q2Q1Q0端初始状态不能完全一致(即不能全为“1”或“0”)，这样电路才能实现计数, 环形计数器的进制数N与移位寄存器内的触发器个数n相等，即N=n，状态变化如图(b)所示(电路中初态为0100)。（2）扭环形计数器。 扭环形计数器是将单向移位寄存器的串行输入端和