硬件设计规范(草案)

1、硬件设计规范（草案） 目录概述-11.项目准备-21.1方案确定-21.2具体准备-22.原理图设计-33.PCB设计-43.1设计中的一般性问题-4 3.1.1建立元器件封装库-43.1.2确定PCB的层数-43.1.3元件的导入和布局-7 3.1.4设计规则和限制-7 3.1.5扇出设计-7 3.1.6手动布线以及关键信号的处理-8 3.1.7自动布线-8 3.1.8布线的整理-93.1.9电路板的外观-93.1.10机壳设计-93.2布线中关于电磁兼容性的特别考虑-10 3.2.1发射带宽-11 3.2.2 PCB寄生参数-11 3.2.3电流路经-12 3.2.4两种形式的EMI-12

2、 3.2.5电路板设计中控制EMI的技术-13 3.2.6器件的位置、布线和布局-153.3集成电路的选择上控制EMI的技术-163.4设计中关于信号完整性的特别考虑-17 3.4.1 SI问题的常见起因-17 3.4.2 SI问题的解决办法-193.5设计中的可制造性的特别考虑-203.6电子产品的接地考虑-24 3.6.1电子产品为什么要接地-24 3.6.2“四套法”接地系统-24 3.6.3“三套法”接地系统-254.调试-27 4.1准备过程-27 4.2调试过程-275.总结-28后记-29概述在公司以往的产品开发过程中，由于没有一个明确的设计规范，设计过程中随意性比较大，这给设计

3、过程和生产过程都造成了一定的影响。为了总结大家在以往设计中积累的经验，以便在以后的开发过程中能共同吸取，有必要制定一份硬件设计规范。我先将我能想到的和看到的一些经验、注意事项写下来，肯定有许多想不到的或者搞错的地方，权当抛砖引玉，以备大家一同讨论。为了使设计过程规范化，必须先规范化设计流程。结合我公司的实际情况，设计流程按先后顺序可分为项目准备、原理图设计、PCB设计、调试、总结等五大部分。通常都是按以上步骤顺序进行，如果运气不好，可能还需要改板一两次。下面分别就这五部分需要注意的加以讨论。由于产品的开发是一项非常复杂的工作，有很多问题需要综合考虑，因此，上面划分的五大部分本身是一个有机的整体

4、，不能割裂开来单独考虑。PCB的设计是硬件设计当中最关键的部分，在查阅了大量资料的基础上，本规范中用了大量的篇幅进行描述，有些内容已经超出了目前我们所设计的电路的考虑范畴，但为了今后设计更高性能的电路发展需要，也把它们列了出来，以备参考。由于我们目前所接触到的电路大多都是数字电路，因此在下面的篇幅中主要是讨论了数字电路的设计方法，但由于射频电路、模拟数字混合电路的设计也有一些特有的规则，而且在今后的设计中也很可能会遇到。因此，在附录中抄录了两篇以往看到的关于设计射频电路、模拟数字混合电路的文章，与大家共享。1项目准备项目准备阶段包括提出方案，需求分析，市场分析，成本分析，技术可行性分析，软硬件

5、平台选择，器件选择，核实器件供货状况，资料准备等许多环节。从某种意义上来说是一个项目开发过程中最重要的阶段，而在项目实施阶段一旦发现有准备阶段考虑不周的地方，很可能意味着一切的推翻重来。所以，应该格外重视。1.1方案确定对于硬件设计人员来说，在准备阶段，首要问题是协同项目负责人选择一个合理的开发平台，主要是指核心芯片和软件平台。此时必须考虑以下几点：1 该平台应该能完全胜任所要完成的任务；2 该平台的性能应该留有余量，以备不时之需；3 平台的易用性，尽量挑选用过的平台，降低开发难度，缩短开发周期；4 技术的先进性，这一点所指的是，并非一定要用最新的技术，但一定不能用即将淘汰的技术，否则会缩短产

6、品的生命周期；5 平台的可扩展性，应该考虑到用来开发的产品相关的后续功能，留足扩展空间；6 如果采用全新的平台，应该考虑是否购买开发板。以上几点应该全面考虑，最终拿出一个折衷书面方案。1.2具体准备方案确定以后，就应该着手具体的准备工作了。这时要仔细阅读芯片手册，应用指南等技术资料，如果有新的开发板，应该尽早开始熟悉。选择相关的外围电路，这时要注意：1 最好采用芯片手册上推荐的电路；2 根据产品的定位选择芯片的温度范围；3 尽量选择常用芯片，不要用偏冷门芯片；4 紧跟大公司的产品线路，大公司的芯片无论从质量，供货，兼容性，可替代性方面都有优势；5 联系所有器件（包括各种连接器，接插件）的供货状

7、况（包括价格，货期，最小定量）；6 联系索取样片，准备所有器件，这一步应该越早越好，不要造成最终“无米下锅”的局面；7 电源选择，电子产品中最容易出问题的就是电源，所以一定要谨慎选择：a. 一定要用大厂质量可靠的产品；b. 根据产品的应用场合选择合适的供电方式；c. 根据产品的形态和成本选择使用开板电源还是模块电源；d. 估算电路的功耗，选择电源的容量，一定要留出足够的余量，推荐容量为电路最大功耗的1.5倍到两倍；e. 注意电源的纹波电压，至少要小于100mV，推荐选择小于50mV；f. 根据电源的功耗考虑散热问题。2.原理图设计准备充分之后，就要开始设计原理图了。与此同时，应该确定与软件人员

8、的接口问题了。在这期间，都应该注意以下一些问题：1仔细阅读各种有用资料，并做好笔记；2鉴于通用性，建议目前统一采用Protel软件进行设计；3为规范起见，建议每一个工程都建立各自的原理图库；4原理图设计时，建议模块化，不同的功能模块绘于不同的图纸上，最终统一由一张图纸连接各模块；5网络标号统一命名，标号应该能使人望文生义，低电平有效的引脚建议统标示出；6统一器件编号，使器件编号连续；7如果需要设计成多板电路，注意确定板间连接方式和线序；8 如果必须采用PLD，则应该：a. 估算所需容量，选择合适的器件，器件容量建议比实际容量需求大三分之一左右；b. 确定与其它电路接口，开始内部逻辑设计；c.

9、为了以后功能扩展，建议将主芯片当中不用的引脚都接到PLD上，并将PLD空余管脚结合电源、地都连到一排插针上；d. 为调试方便，建议接几个LED到PLD上；9原理图设计完成后，仔细检查，确认无误后，生成网络表，以备设计PCB时调用。3.PCB设计PCB设计是硬件设计中最为复杂的，也是一名硬件设计人员设计水平的集中体现，应该特别注意。尤其是目前芯片的速度越来越快，稍有不慎，就有可能前功尽弃，在设计的过程中，需要考虑许多问题，集中体现在电磁兼容(EMC)、信号完整性（SI）、可制造性(DFM)和接地等几大方面，下面首先列出设计中需要注意的一般性问题，然后分别就电磁兼容性、信号完整性、可制造性以及接地

10、的一些特殊要求加以探讨。3.1设计中的一般性问题当前的硬件设计一般都采取电子辅助设计（EDA）软件来完成。在我们公司目前推荐采用Protel及Spectra。在EDA设计中，通过很多人的实际设计经验，总结出了一些设计的一般规则和技巧，下面按照设计的先后顺序列出，以备以后设计过程中参考：3.1.1建立元器件的封装库 设计PCB之前，首先要建立所有元器件的封装库，建议一般的阻容件和常用的封装形式采用Protel提供的标准库；而一些特殊的芯片、器件则要按照手册上的尺寸绘出。一些存在多种封装的芯片设计使尽量考虑各种封装的兼容性。管脚数目比较多的芯片，在旁边应加上管脚计数参考点，这在调试时会体现出它的优

11、点来；这种芯片在其对角线的延长线上也要加上焊接参考点。3.1.2确定PCB的层数电路板尺寸和布线层数需要在设计初期确定。如果设计要求使用高密度球栅阵列(BGA)组件，就必须考虑这些器件布线所需要的最少布线层数。布线层的数量以及层叠(stack-up)方式会直接影响到印制线的布线和阻抗。板的大小有助于确定层叠方式和印制线宽度，实现期望的设计效果。多年来，人们总是认为电路板层数越少成本就越低，但是影响电路板的制造成本还有许多其他因素。近几年来，多层板之间的成本差别已经大大减小。在开始设计时最好采用较多的电路层并使敷铜均匀分布，以避免在设计临近结束时才发现有少量信号不符合已定义的规则以及空间要求，从

12、而被迫添加新层。在设计之前认真的规划将减少布线中很多的麻烦。什麽样的层叠策略有助於屏蔽和抑制EMI？以下层叠方案假定电源电流在单一层上流动，单电压或多电压分布在同一层的不同部份。由于双面板中不可能有单独的地层或电源层，只能通过覆铜的办法抑制EMI，不存在层叠方案，因此，下面就比较常用的多层板：四层板和六层板的层叠方案加以讨论。1. 四层板四层板设计存在若干潜在问题。首先，传统的厚度为62mil的四层板，即使信号层在外层，电源和接地层在内层，电源层与接地层的间距仍然过大。如果成本要求是第一位的，可以考虑以下两种传统四层板的替代方案。这两个方案都能改善EMI抑制的性能，但只适用於板上元件密度足够低

13、和元件周围有足够面积(放置所要求的电源覆铜层)的场合。第一种为首选方案，PCB的外层均为地层，中间两层均为信号/电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也低。从EMI控制的角度看，这是现有的最佳四层PCB结构。第二种方案的外层走电源和地，中间两层走信号。该方案相对传统四层板来说，改进要小一些，层间阻抗和传统的四层板一样欠佳。如果要控制走线阻抗，上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边。另外，电源或地层上的铺铜岛之间应尽可能地互连在一起，以确保DC和低频的连接性。 2六层板 如果四层板上的元件密度比较大，则最好采用六层板。但是，六层板

14、设计中某些叠层方案对电磁场的屏蔽作用不够好，对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例。 第一例将电源和地分别放在第2和第5层，由于电源覆铜阻抗高，对控制共模EMI辐射非常不利。不过，从信号的阻抗控制观点来看，这一方法却是非常正确的。 第二例将电源和地分别放在第3和第4层，这一设计解决了电源覆铜阻抗问题，由於第1层和第6层的电磁屏蔽性能差，差模EMI增加了。如果两个外层上的信号线数量最少，走线长度很短(短於信号最高谐波波长的1/20)，则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地(每1/20波长为间隔)，则对差模EMI的抑制特别好。如前所述，要

15、将铺铜区与内部接地层多点相联。通用高性能六层板设计一般将第1和第6层布为地层，第3和第4层走电源和地。由於在电源层和接地层之间是两层居中的双微带信号线层，因而EMI抑制能力是优异的。该设计的缺点在於走线层只有两层。前面介绍过，如果外层走线短且在无走线区域铺铜，则用传统的六层板也可以实现相同的堆叠。另一种六层板布局为信号、地、信号、电源、地、信号，这可实现高级信号完整性设计所需要的环境。信号层与接地层相邻，电源层和接地层配对。显然，不足之处是层的堆叠不平衡。这通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜，填铜後如果第3层的覆铜密度接近於电源层或接地层，这块板可以不严格地算

16、作是结构平衡的电路板。填铜区必须接电源或接地。连接过孔之间的距离仍然是1/20波长，不见得处处都要连接，但理想情况下应该连接。 3.1.3元件的导入和布局 在确定好电路板的层数，导入网络表后，就要考虑元件的布局。为最优化装配过程，可制造性设计(DFM)规则会对元件布局产生限制。如果装配部门允许元件移动，可以对电路适当优化，更便于自动布线。所定义的规则和约束条件会影响布局设计。 在布局时需考虑布线路径(routing channel)和过孔区域，如图1所示。这些路径和区域对设计人员而言是显而易见的，但自动布线工具一次只会考虑一个信号，通过设置布线约束条件以及设定可布信号线的层，可以使布线工具能像

17、设计师所设想的那样完成布线。 3.1.4设计规则和限制 自动布线工具本身并不知道应该做些什么。为完成布线任务，布线工具需要在正确的规则和限制条件下工作。不同的信号线有不同的布线要求，要对所有特殊要求的信号线进行分类，不同的设计分类也不一样。每个信号类都应该有优先级，优先级越高，规则也越严格。规则涉及印制线宽度、过孔的最大数量、平行度、信号线之间的相互影响以及层的限制，这些规则对布线工具的性能有很大影响。认真考虑设计要求是成功布线的重要一步。3.1.5扇出设计 在扇出设计阶段，要使自动布线工具能对元件引脚进行连接，表面贴装器件的每一个引脚至少应有一个过孔，以便在需要更多的连接时，电路板能够进行内

18、层连接、在线测试(ICT)和电路再处理。 为了使自动布线工具效率最高，一定要尽可能使用最大的过孔尺寸和印制线，间隔设置为50mil较为理想。要采用使布线路径数最大的过孔类型。进行扇出设计时，要考虑到电路在线测试问题。测试夹具可能很昂贵，而且通常是在即将投入全面生产时才会订购，如果这时候才考虑添加节点以实现100%可测试性就太晚了。 经过慎重考虑和预测，电路在线测试的设计可在设计初期进行，在生产过程后期实现，根据布线路径和电路在线测试来确定过孔扇出类型，电源和接地也会影响到布线和扇出设计。为降低滤波电容器连接线产生的感抗，过孔应尽可能靠近表面贴装器件的引脚，必要时可采用手动布线，这可能会对原来设

19、想的布线路径产生影响，甚至可能会导致你重新考虑使用哪种过孔，因此必须考虑过孔和引脚感抗间的关系并设定过孔规格的优先级。 3.1.6手动布线以及关键信号的处理尽管主要采用自动布线，但手动布线在现在和将来都是印刷电路板设计的一个重要过程。采用手动布线有助于自动布线工具完成布线工作。通过对挑选出的网络(net)进行手动布线并加以固定，可以形成自动布线时可依据的路径。 无论关键信号的数量有多少，首先对这些信号进行布线，手动布线或结合自动布线工具均可。关键信号通常必须通过精心的电路设计才能达到期望的性能。布线完成后，再对这些信号布线进行检查，这个过程相对容易得多。检查通过后，将这些线固定，然后开始对其余

20、信号进行自动布线。 3.1.7自动布线 对关键信号的布线需要考虑在布线时控制一些电参数，比如减小分布电感和EMI等，对于其它信号的布线也类似。所有的EDA厂商都会提供一种方法来控制这些参数。在了解自动布线工具有哪些输入参数以及输入参数对布线的影响后，自动布线的质量在一定程度上可以得到保证。 应该采用通用规则来对信号进行自动布线。通过设置限制条件和禁止布线区来限定给定信号所使用的层以及所用到的过孔数量，布线工具就能按照设计思想来自动布线。如果对自动布线工具所用的层和所布过孔的数量不加限制，自动布线时将会使用到每一层，而且将会产生很多过孔。 在设置好约束条件和应用所创建的规则后，自动布线将会达到与

21、预期相近的结果，当然可能还需要进行一些整理工作，同时还需要确保其它信号和网络布线的空间。在一部分设计完成以后，将其固定下来，以防止受到后边布线过程的影响。 采用相同的步骤对其余信号进行布线。布线次数取决于电路的复杂性和你所定义的通用规则的多少。每完成一类信号后，其余网络布线的约束条件就会减少。但随之而来的是很多信号布线需要手动干预。现在的自动布线工具功能非常强大，通常可完成100%的布线。但是当自动布线工具未完成全部信号布线时，就需对余下的信号进行手动布线。自动布线的设计要点包括：1. 略微改变设置，试用多种路径布线；2. 保持基本规则不变，试用不同的布线层、不同的印制线和间隔宽度以及不同线宽

22、、不同类型的过孔如盲孔、埋孔等，观察这些因素对设计结果有何影响；3. 让布线工具对那些默认的网络根据需要进行处理；4. 信号越不重要，自动布线工具对其布线的自由度就越大。3.1.8布线的整理 EDA工具软件能够列出信号的布线长度，检查这些数据，可能会发现一些约束条件很少的信号布线的长度很长。这个问题比较容易处理，通过手动编辑可以缩短信号布线长度和减少过孔数量。在整理过程中，你需要判断出哪些布线合理，哪些布线不合理。同手动布线设计一样，自动布线设计也能在检查过程中进行整理和编辑。 3.1.9电路板的外观 以前的设计常常注意电路板的视觉效果，现在不一样了。自动设计的电路板不比手动设计的美观，但在电

23、子特性上能满足规定的要求，而且设计的完整性能得到保证。3.1.10机壳设计在产品设计中，硬件人员要根据产品的运行环境、电路板的大小、各种对外的接口、散热、防潮等各方面情况提出对机壳的要求，并配合结构设计人员完成最终的机壳设计。由于我们公司目前没有专门的结构设计人员，所有的结构设计都必须由硬件设计人员来完成总体规划然后委托机壳生产厂家来完成。这给我们的设计人员提出了更高的要求。3.2布线中关于电磁兼容性的特别考虑电磁干扰(EMI)指电路板发出的杂散能量或外部进入电路板的杂散能量，它包括：传导型(低频)EMI、辐射型(高频)EMI、ESD(静电放电)或雷电引起的EMI。传导型和辐射型EMI具有差模

24、和共模表现形式。 在处理各种形式的EMI时，必须具体问题具体分析。对于ESD和雷电引起的EMI，必须利用EMI抑制器件在ESD和雷电进入系统之前予以消除，防止由此导致的系统工作异常或损坏。对传导型或低频EMI，不论是接收还是发送，都要在电源线上和电路板输入/输出口的传输线路上采取滤波措施。辐射型EMI的抑制有3种基本形式：电子滤波、机械屏蔽和干扰源抑制。 在所有EMI形式中，辐射型EMI最难控制，因为辐射型EMI的频率范围为30MHz到几个GHz，在这个频率段上，能量的波长很短，电路板上即使非常短的布线都能成为发射天线。此外，在这个频段电路的电感增大，可能导致噪声增加。EMI较高时,电路容易丧

25、失正常的功能。 尽管辐射型EMI的控制和屏蔽可以通过机械屏蔽技术、电子滤波或干扰源抑制，且电子滤波和机械屏蔽技术对EMI抑制很有效，在实践中也很常用，但这两种方法通常是控制辐射型EMI的第二道防线。由于需要附加器件和增加安装时间，电子滤波技术成本较高。另外，用户常常打开设备的屏蔽门，或取下背板以方便内部器件或PC板的维护，所以，机械屏蔽技术常常形同虚设。 因此，控制EMI的主要途径是减少辐射源的能量并且控制电路板上电压电流产生的电磁场的大小。大部分电路都安装在电路板范围内，因此通过对电路板级的精心设计可以控制电感、电容、瞬态电压和电流路径，从而控制电磁场的大小。由于电感、电容、瞬态电压和电流路

26、径等因素对EMI的影响不同，下面将集中讨论板级设计中控制共模辐射EMI的主要步骤，另外，还将对集成电路IC本身产生的EMI进行分析，从而达到在设计的初期集成电路的选择上尽可能的避免EMI的产生。为了更好的理解下面提出的方法，首先要说明一些关于EMI和电路功能的重要概念。 3.2.1发射频率带宽 数字集成电路从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中，输出端产生的方波信号频率并不是导致EMI的唯一频率成分。该方波中包含频率范围宽广的正弦谐波分量，这些正弦谐波分量构成人们所关心的EMI频率成分。在EMI频率范围内，人们关心的不仅是信号的时钟频率，还包括信号的高阶谐波。高阶谐波频率的

27、振幅由器件输出信号的上升时间和下降时间决定。信号的上升沿和下降沿变化得越快，信号频率越高，EMI就越大。任何电路，如果把上升时间为5ns的器件换成上升时间为2.5ns的器件，EMI会提高约4倍。如果不考虑时钟频率，若电路信号的上升或下降时间窄到11ns，则将产生0到30MHz范围内的各种谐波，因而产生很强的EMI辐射。最高EMI频率也称为EMI发射带宽，它是信号上升时间而不是信号频率的函数。计算EMI发射带宽的公式为： F=0.35/Tr，其中：F是频率，单位是GHz；Tr是单位为ns(纳秒)的信号上升时间或者下降时间。 3.2.2 PCB寄生参数 PCB上的每一条布线及其返回路径可以用三个基

28、本模型来描述，即电阻、电容和电感。在EMI和阻抗控制中，电容和电感的作用很大。当两个不同电压的导电层由绝缘材料分隔时，两个导电层之间就会产生电容。在电路板上，一条布线及其所有相邻的布线或导电层之间，通过它们之间的绝缘区域形成电容。绝缘区由导体周围的空气和隔离导体的板基材料组成。 导线及其回路(地线或接地层)之间形成的电容数值最大。记住，Vcc电源层(如5V)，对于交流信号来说与接地层等效。通常为了抑制信号电场的辐射，有必要保证布线及其回路之间电容的数值较高，当布线加宽或与回路之间的距离变近时，电容数值就会升高。 电感是电路板导体储存周围磁能的元件。磁场是由流过导体的电流产生或感生，磁能阻碍电流

29、的变化。通过电感的信号频率越高，电感的阻抗就越大，因此，当输出信号的上升和下降沿谐波频率落在EMI辐射频带范围之内时(上升时间为11ns或更快)，降低PCB上导体的电感值就很重要。 电感的数值表示它储存导体周围磁场的能力，如果磁场减弱，感抗就会减小。磁场的大小部分取决于导体的截面积(厚度和长度)。当导体变宽、变厚或变短时，磁场就会减弱，电感就会降低。 更重要的是，磁场的大小是由导线及其电流回路构成的闭环面积的函数。如果把导线与其回路靠近，两者产生的磁场就会相互抵消，这是因为二者磁场大小大致相等，极性相反。在很狭窄的空间内，信号路径及其回路周围的磁场大部分对消掉了，因而电感很低。 导线和回路之间

30、的阻抗以及一对电源回路之间的阻抗，是导线及其回路或电源回路之间电感和电容的函数，阻抗Zo等于L/C的平方根。从EMI控制的角度来说，希望电路的阻抗较低。当电容较大，电感较小时，只要使导线和其回路间保持紧密耦合(紧密布局)，就能满足要求；当电容减小时，阻抗增大，电场屏蔽能力减弱，EMI增大；当电感增加时，阻抗增大，磁场屏蔽能力减弱，EMI也会增大。 3.2.3电流路径 每个电路都存在一个闭环回路，当电流从一个器件流入另一个器件，在导线上就会产生大小相同的回流，从而构成闭合回路。在PCB上，当信号流过导线，如果信号频率低(最多几百Hz)，回路电流就会沿着阻抗最小的路径，通常是最短且/或最宽的路径，

31、流回到发送信号的器件。一旦信号频率超过几百kHz(但还在低频范围内)，回流信号就会与信号源发送的信号产生电场和磁场的耦合作用。这就要求回路应尽可能靠近始发信号路径。在频率较高时，当一条导线直接在接地层上布置时，即使存在更短的回路，回路电流也要直接从始发信号路径下的布线层流回信号源。在高频情况下，回路电流要沿着具有最小阻抗的路径返回信号源，即电感最小和电容最大的路径。这种靠大电容耦合抑制电场，靠小电感耦合抑制磁场来维持低电抗的方法称为自屏蔽。根据每条导线的回路布线，就能实现自屏蔽。 3.2.4两种形式的EMI 在电路中，电磁能通常存在两种形式，差模EMI和共模EMI，区别二者有助于更好地理解控制

32、EMI的方法。 电路中器件输出的电流流入一个负载时，就会产生差模EMI。电流流向负载时，会产生等值的回流。这两个方向相反的电流，形成标准差模信号，注意不能与差动信号相混淆。差动信号的另一组信号不是参照回路层(如电源层或地层)，两个信号相位差为180度。无论是差模还是差动工作模式，电路板只能近似达到一个理想的自屏蔽环境，完全抵消信号通路及其回路之间的电场和磁场是不现实的，残留的电磁场就形成了差模EMI。 电流流经多个导电层，如PCB上的导线组或电缆，就会产生共模辐射。典型的共模辐射回路电流流经高阻抗路径时产生，进而产生很大的磁场。磁场以共模电流的形式将其能量耦合到导线组、电线或电缆之中，共模特性

33、表现为这些导线组中的感生电流方向全部相同，由于这些导线没有形成回路，所以不能产生相反方向的电磁场，向外辐射能量的大天线就是这样形成的。更糟糕的是，流入和流出电路板及其外壳的导线、电线或电缆的屏蔽罩中也能产生共模电流。电路板的高阻抗通常有三种情况：1. 差模电流的回路被切断。布线被不同的层隔断，就迫使回路绕过这些隔断层，从而导致电感环路开路并使电容耦合减小，进而增大电场和磁场。2. 电源线的不恰当布局，使流向电源引脚的导线变长，也会造成阻抗增大。3. 电源层相对接地层而言，位置不恰当，从而使PCB的结构造成高阻抗。不恰当的电源分布结构会引起严重的共模EMI问题。3.2.5电路板设计中控制EMI的

34、技术 控制共模EMI的关键，是正确处理电源电流的旁路和去耦，并通过控制电源层的位置和电流来控制电源的走线和回路电流。 数字器件信号的快速上升沿会产生谐波，进而发出大量射频能量，具备高驱动能力的输出信号和高速周期信号尤其如此(如时钟、地址、数据、使能信号)，共模EMI干扰源的抑制主要针对于此。抑制干扰源的基本技术是在关键信号输出端串入小阻值的电阻，如图2所示，通常采用22到33欧姆的电阻，稍大一些的也没有问题。这些输出端串联小电阻能减慢上升/下降时间并能平滑过冲及下冲信号，从而减小输出波形的高频谐波的振幅，进而达到有效地抑制EMI的目的。电阻的位置应尽量靠近IC输出引脚。 评估上升沿和下降沿时间

35、对整个电路时序的影响是非常重要的，如果由于电路工作时钟频率很高而使得必须计入器件上升/下降沿时间对电路时序的影响，则此解决方案可能不太适合于此类应用。当高速器件应用在工作时钟频率较低的电路时，该方案的效果才最佳。由于目前市场上供应的IC的上升沿和下降沿都很陡，因此许多工作频率较低的应用电路都采用高速器件，此时采用一系列阻尼电阻效果就非常理想。 电源布线系统中，有两个因素对控制共模EMI起到重要的作用：电源路径的阻抗和旁路/去耦电容的位置。整个电源路径保持低阻抗至关重要。一种方法是，在电源输入电路板处的连接器内，将电源线和地线分组。不要在连接器的一端接电源，而在另一端接地，这会使电感回路开路，而

36、使EMI恶化。电源和地应交替排列，先地层，然后电源层，再地层，再电源层，依此类推。 当多个元件的输出同时发生高低电平变化时，就会产生很大的瞬态电压，因而流过电源层电感的电流就很大。共模EMI的另一个主要原因就是，这些很大的瞬态电压将电流耦合到多条铜导线之中。瞬态电压的振幅是电流开关速度和电源层阻抗的函数，电源层阻抗越小，瞬态电压越小，EMI也越弱。电源和地层之间的绝缘材料越薄，阻抗就越小。 当设计过程中采用独立的驱动电压(Vcc)时，要将电路板的电源层和地线层安排在相邻位置。如果要两个相同电压的布线层驱动大电源电流，则在电路板上要设计两组电源层/接地层。在这种情况下，每一组电源层和接地层都要用

37、绝缘材料分开。如果同一组电源层和接地层之间还插入了其他信号层，则电源层阻抗就会增加，从而导致EMI增加。 在只有双面板的布线中，电源和地层要合理地布成电源网格和接地网格。最佳的布线方法是将电源线和地线相邻紧密布置。如果在板的上层为水平布线，则在下层要垂直布线。电源和地线紧密相邻能实现良好的电容耦合，还可以更好地控制电感。对电源线电感的控制有一定要求。印制板上的线径至少为0.050英寸宽，在允许情况下，要尽可能宽。对于上升时间大于5ns的高速器件，保持电源层的低阻抗十分重要，这时网格技术可能就不能解决问题。当上升时间超过5ns时，就要用电源层和接地层来控制EMI。 由于导线电感及其它寄生参数的影

38、响，电源及其供电导线响应速度慢，从而使电路中驱动器件输出所需要的电流不足。合理地放置旁路或去耦电容，能在电源响应之前，利用电感和电容的储能作用为器件提供电流。旁路或去耦电容的数值介于小和中等之间。 中等数值的电容通常在4.7uF到25uF之间，其位置在电源线和地线进入PCB处为佳。在电路板上耗电较多的器件，如处理器、微控制器等，周围也应当放置中等数值的电容。 数值小的电容能为IC提供高频电流，有时将其称为“瞬态开关电容”。在器件输出端高低电平跳变时，它能为器件输出高速充电，与电源层的分布电容一起为器件提供充电电流。充电电流的频率通常很高。 要获得最佳的EMI控制效果，应在每组电源和地引脚上都安

39、装一个电容。如果器件的电源和地引脚相距很远(如TTL的74系列的地和电源引脚分布在对角线上)，就没有合适的位置放置电容，因而难以将电源层的电感降低到维持低瞬时开关电压的水平。可能的话，要尽量选用具有成对电源和接地引脚的IC。集成电路制造业界已经开始对引脚电感问题进行深入的研究，尽管很多IC厂商都忽视这个问题。 旁路/去耦电容的数值及物理尺寸对于确定旁路/去耦电容的工作频率十分重要，设计工程师应当深入地了解这个问题。例如，现在对大部分电路来说，采用0.1mF的电容已不能达到足够高的开关频率。 3.2.6器件位置、布局和布线 器件布局一直按照功能和器件类型来对元器件进行分组，例如，对既存在模拟电路

40、，又存在数字器件的电路板，还可将器件按工作电压、频率进行分组布局；对给定的产品系列或电源电压时，可按功能对器件进行分组。 器件分组布局完毕后，必须根据元器件组电源电压的差别，将电源层布置在各器件组的下方。如果有多层地，那么就必须把数字地层紧贴数字电源层，模拟地紧贴模拟电源层，模拟地和数字地要有一个共地点。通常，电路中存在A/D或D/A器件，这些转换器件同时由模拟和数字电源供电，因此要将转换器放置在模拟电源和数字电源之间。 如果数字地和模拟地是分开的，它们将在转换器汇合。当电路板按照器件系列和电源电压分组时，组内信号的传送不能跨越另外的器件组，如果信号跨过界限，就不能与其回流路径紧密耦合，这样会

41、增大电路的环路面积，从而使电感增加，电容减小，进而导致共模和差模EMI的增加。电路板设计过程中要避免出现各种隔离带。虽然相距很近的一排通孔并不违反设计规则，但是，在电源层和地层上过多的通孔有时相当于开出一条隔离带，要避免在该区域内布线，例如，当一个3ns的信号回路如果偏离其信号源路径0.40英寸，则过冲/欠冲和感生串扰会大增，足以使电路工作出现异常，并同时增加差模和共模EMI。3.3集成电路的选择上控制EMI的技术 设计人员通常认为，能够接触到的EMI来源就是PCB。显然，在PCB设计层面，确实可以做很多的工作来改善EMI。然而在考虑EMI控制时，设计人员首先应该考虑IC芯片的选择。集成电路的

42、某些特征如封装类型、偏置电压和芯片的工艺技术(例如CMOS、ECL、TTL)等都对电磁干扰有很大的影响。在电路设计中要注意选择和使用符合以下特征的电子元器件： 外形尺寸非常小的SMT或者BGA封装； 芯片内部的PCB是具有电源层和接地层的多层PCB设计； IC硅基芯片直接粘接在内部的小PCB上(没有绑定线)； 电源和地成对并列相邻出现(避免电源和地出现在芯片的边角位置，如74系列逻辑电路)； 多个电源和地管脚成对配置； 信号返回管脚(比如地脚)与信号管脚之间均匀分布； 类似于时钟这样的关键信号配置专门的信号返回管脚； 采用可能的最低驱动电压(Vcc)，如相对于5V来说可以采用3.3V的驱动电压

43、，或者使用低电压差分逻辑(LVDS)； 在IC封装内部使用了高频去耦电容； 在硅基芯片上或者是IC封转内部对输入和输出信号实施终端匹配； 输出信号的斜率受控制。 总之，选择IC器件的一个最基本的规则是只要能够满足设计系统的时序要求就应该选择具有最长上升时间的元器件。3.4设计中关于信号完整性的特别考虑信号完整性(SI)已成为设计人员需要经常关心的问题。但在我们公司，之一要求一直被疏忽了，在今后的设计中，应该逐步加以考虑。信号完整性定义为信号在电路中能以正确时序和电压作出响应的能力。IC开关速度高、端接元件的布局不正确或高速信号的错误布线都会引起SI问题，从而可能使系统输出不正确的数据、电路工作

44、不正常甚至完全不工作。 3.4.1 SI问题的常见起因 当电路中信号能以要求的时序、持续时间和电压幅度到达IC时，该电路就有很好的信号完整性。当信号不能正常响应时，就出现了信号完整性问题。象误触发、阻尼振荡、过冲、欠冲等信号完整性问题会造成时钟间歇振荡和数据出错。为了正确识别和处理数据，IC要求数据在时钟边沿前后处于稳定状态，这个稳定状态的持续时间称为建立时间和保持时间。如果信号转变为不稳定状态或后来改变了状态，IC就可能误判或丢失部分数据。 信号的变化表现为IC管脚处的电压变化，这个电压的变化使IC的引脚发生状态变化。IC将数据或时钟作为信号送到电路板上的导体或导线上，这些数据或时钟信号必须

45、在要求的时间内以一定的持续时间和电压到达导体或导线。当信号不满足上述条件时，SI问题就会出现，例如，由于导线的传播时延，信号到达导体或导线的过程产生了延时。当信号没有达到规定的电压时，IC状态不会改变。由于信号欠冲，IC引脚的状态可能不确定。一般不希望信号达到规定电压后出现欠冲现象，它是由IC开关速度以及信号在导线上传输引起的。 电路板上的导线具有电阻、电容和电感等电气特性。在高频电路设计中，电路板线路上的电容和电感会使导线等效于一条传输线。传输线是所有导体及其接地回路的总和。传输线上的线路阻抗与外接负载不匹配会导致信号反射现象，从而引起信号完整性问题。电路的阻抗会使信号达不到规定的电压幅度从

46、而影响信号完整性。 当信号压降太大时，信号电压可能不足以达到IC的开关门限，这时IC的状态就不会变化。此外，IC可能无法以恰当的时序识别输入数据或时钟。每个IC都有一个电压门限，超过这个电压门限就可判断IC管脚是高或低。对于IC的输入时钟来说，该状态可决定IC的输入管脚是否已做好接收数据的准备。如果IC无法处理时钟数据，则IC输入管脚在某一状态可能为“不确定”状态。 电子系统要求IC须按规定时序并在规定时间内接收数据，但传输线上的电容和电感会在驱动器高低切换和接收器高低切换之间产生时延，这种时延会影响IC的建立时间和保持时间，从而无法正确判断数据。对于依赖时序激活IC输入和输出的电路，延时问题

47、会导致IC在错误的时钟周期内接收数据，这时就会引起间歇故障或错误的数据输出。 对于优良的SI设计来说，传输线路阻抗需要匹配它的外接负载。如果传输线阻抗和负载不匹配，信号的一部分能量就会反射回来，这种反射会导致信号过冲或欠冲，能量在驱动器与接收器之间不断重复反射时就会造成阻尼振荡。IC中的内部元件可以防止IC出现过压，因此过冲会对这些内部元件造成过压，如果电压太大并且重复作用的话，这些元件就可能损坏，从而造成整个IC失效。 IC的高低电平切换门限指的是信号从一个状态向另一个状态转换所需的电压值。当发生阻尼现象时，信号电平可能会超过IC输入脚的切换门限，从而将IC输入信号变为不确定状态，这会导致时

48、钟出错或数据的错误接收。 上述SI问题还会影响那些本身没有SI问题的信号线。例如耦合可将串扰信号传导到邻近线路上，当耦合或串扰信号足够大时，接收串扰信号的线路就会出现信号完整性问题。串扰影响的不止是一条邻近线路，有时甚至会进而影响到其它相邻线路上的信号。 3.4.2 SI问题的解决办法 对于设计人员来说，关键在于如何知道每种情况下应采用何种SI问题解决方法。在某些情况下IC的选择能决定SI问题的数量和严重性。开关时间或边沿速率指的是IC状态转换的速率。IC边沿速率越快，出现SI问题的可能性越高，正确地端接器件就很重要。 减少SI问题的常用方法是在传输线上增加端接元件。端接元件是一些无源元件，如

49、电阻和电容。这些元件可以用来在传输线和负载间实现阻抗匹配从而防止SI问题。电阻可以用来匹配传输线阻抗与接收器的阻抗，而电容则可以用来限制电压的变化从而削弱阻尼信号的能量。 端接器件的过程中，要权衡器件数量、信号开关速度和电路功耗三个方面的要求。例如，增加器件意味着布局时可用的布线空间更少，而且在布局处理的后期增加端接元件很困难，因为设计人员必须为新的元件和布线留出相应的空间。同时在布局时必须清楚是否在布局初期放置端接元件。 为了改进SI设计，可以利用仿真工具来选择端接元件、端接元件的数值及元件布局。级联的端接电阻需要靠近驱动器引脚摆放，而接收器端接元件需要放置在靠近接收器的传输线末端。在布局初

50、期正确地放置端接元件有助于节省时间，防止设计反复。 电路中SI设计的质量与电路板其它部分的设计同等重要。利用仿真工具可以更容易地识别SI问题，找到SI问题之后，就可以采用正确的端接策略和布局约束机制解决这些SI问题。如果SI问题在设计的初期得到解决，就可以节省大量时间和并降低设计成本，设计反复的次数也会大大减少，进而降低产品成本，加快产品的上市步伐。切记SI问题会造成系统不稳定或发生故障，这些故障不仅可能发生在实验室，也可能发生在用户购买的产品中。 3.5设计过程中的可制造性的特别考虑在设计电路板的过程中，应该考虑生产工艺的要求，避免很多制造过程中的麻烦： 1.用大的板子可以节约材料，但由于翘曲和重量原因它在生产中输运会比较困难，它需要用特殊的夹具进行固定，因此应尽量避免使用大于2330cm的板面。最好是将所有板子的尺寸控制在两三种之内，这样