第六章大规模集成电路

1、n“软件固化软件固化”, “以存代算以存代算”思想的体现思想的体现n用软件设计硬件：硬件描述语言用软件设计硬件：硬件描述语言(HDL)n硬件设计的进步硬件设计的进步:方便、灵活、可修改设计方便、灵活、可修改设计用户可编程用户可编程设计方便设计方便易于实现易于实现主要内容主要内容: 可编程逻辑器件及应用可编程逻辑器件及应用最常用的可编程逻辑器件最常用的可编程逻辑器件 可编程逻辑器件可编程逻辑器件PLD (Programmable Logic Device) 是一大类器件的总称是一大类器件的总称,包括包括:ROM (Read-Only Memory) 只读存储器只读存储器PLA (Programm

2、able Logic Array)可编程逻辑阵列可编程逻辑阵列PAL (Programmable Array Logic)可编程阵列逻辑可编程阵列逻辑GAL (General Array Logic)通用阵列逻辑通用阵列逻辑还有还有FPGA,CPLD等等 62、3 存储器存储器(ROM、RAM)两大类存储器（两大类存储器（Memory）ROM (Read-Only Memory)一旦信息写入，在机器上只读一旦信息写入，在机器上只读RAM (Random-Access Memory)随机存储器，在运行状态可读可写随机存储器，在运行状态可读可写ROM功能功能存放固定信息存放固定信息程序，常数，指令

3、，程序，常数，指令，.ROM的优点的优点信息非信息非“易失易失”(Nonvolatile)简单，容量大简单，容量大ROM分类分类ROMPROMMask PROMEPROMUV EPROME2PROMFlash E2PROMStandard E2PROMOTP PROM多次编程多次编程一次编程一次编程工厂编程工厂编程用户编程用户编程只读存储器只读存储器ROM分类分类ROMROM 掩膜掩膜ROMROM内容只能读出，不能改变内容只能读出，不能改变. .半导体厂家用掩膜技术写入程序半导体厂家用掩膜技术写入程序成本低，成本低，适用于批量生产适用于批量生产不适用研究工作不适用研究工作 PROM PROM可

4、编程可编程ROMROM内容只能读出，不能改变内容只能读出，不能改变. .用户使用特殊方法进行编程，只用户使用特殊方法进行编程，只能写一次，一次编程不能修改。能写一次，一次编程不能修改。适用于批量生产适用于批量生产不适用研究工作不适用研究工作EPROMEPROM光可擦除光可擦除PROMPROM固化程序用紫外线光照固化程序用紫外线光照5 51515分钟擦除，分钟擦除，擦除后可以重新固化新的程擦除后可以重新固化新的程序和数据。序和数据。用户可以对芯片进行多次编程用户可以对芯片进行多次编程和擦除。和擦除。适用于研究工作适用于研究工作不适用于批量生不适用于批量生产。产。E E2 2PROMPROM电可擦

5、除电可擦除PROMPROM实现全片和字节擦写改写，实现全片和字节擦写改写，作为非易失性作为非易失性RAMRAM使用。使用。集成度和速度不及集成度和速度不及EPROMEPROM，价格高，价格高，擦写在原系统中在线进行。擦写在原系统中在线进行。Flash MemoryFlash Memory快速电擦写存储器快速电擦写存储器可以整体电擦除（时间可以整体电擦除（时间1S1S）和按字节重新高速编程。和按字节重新高速编程。CMOS CMOS 低功耗；低功耗；编程快编程快（每个字节编程（每个字节编程100s100s 整个芯片整个芯片0. 5s0. 5s）；）；擦写次数多擦写次数多（通常可达到（通常可达到10

6、10万）万）与与E E2 2PROMPROM比较：容量大、价格比较：容量大、价格低、可靠性高等优势。低、可靠性高等优势。用于用于PCPC机内装操机内装操作系统和系统不作系统和系统不能丢失初始功能能丢失初始功能的专门领域。的专门领域。需要周期性地修需要周期性地修改被存储的数据改被存储的数据表的场合。表的场合。内存内存细分细分信息存取方式信息存取方式特点特点用途用途ROM结构结构字线字线位线位线4字字4位位存储体存储体输出缓冲器输出缓冲器W0W1W2W3A0A1B3B2B1B0F3F2F1F0 地址地址译码器译码器地地址址RAM结构结构读读/写控制写控制存储体存储体读写控制电路读写控制电路W0W1

7、W2W3A0A1B3B2B1B0 地址地址译码器译码器地地址址片选片选（I/O）ROM的工作原理的工作原理001100011100存储矩阵是一个存储矩阵是一个“或或”逻辑阵列逻辑阵列100WWD311WWD3202WWWD313WWD W3=A1A0m3m2W2=A1A0m1W1=A1A0m0W0=A1A0A0A1地地址址译译码码器器D3D2D1D0 简化的简化的 ROM存储矩阵阵列图存储矩阵阵列图存储体或阵列可以画为：存储体或阵列可以画为：W0W1W2W3B0 B1 B2 B3W0W1W2W3B011W0W2B011地址译码：与阵列地址译码：与阵列A0A1W0 W1 W2 W3A0_A0A1

8、_A1A0A0A1A1W0nROM字数很大时，译码系统很复杂。字数很大时，译码系统很复杂。n字数较大，采用多级译码字数较大，采用多级译码n字数很少，一级译码字数很少，一级译码A0A1W0&PROM 与阵列固定、或阵列可编程与阵列固定、或阵列可编程固定连接固定连接可编程连接可编程连接不连接不连接W0 W1 W2 W3A0A11111Y0Y1Y2Y3&8x4 ROMA0A1A2F0F1F2F3与阵列与阵列不可编程不可编程或阵列或阵列可编程可编程8个存储单元，每个单元存储个存储单元，每个单元存储4位二进制数码。位二进制数码。512 x 8PROM芯片结构芯片结构存储阵列存储阵列8-1Mux64x64

9、译码译码64A8A3.缓冲缓冲3A2A1A06位位3位位.F7 F6 . F0888CE0CE1CE2缓冲缓冲ROM的应用的应用1、位扩展、位扩展用用4片片32 8ROM扩展成扩展成32 32ROM。【例】【例】2、字扩展、字扩展用用256片片(512x8) ROM芯片扩展成芯片扩展成 128Kx8 ROM512x8ROM512x8ROM512x8ROM512x8ROM.16片片16片片4-164-16 译码译码列选择列选择行选择行选择_CE0_CE1【例【例1】用用2片片(32x8) ROM芯片扩展成芯片扩展成 128x4 ROM【例【例2】3、用存储器实现组合逻辑函数、用存储器实现组合逻辑

10、函数【例【例1】 试用试用ROM设计一个八段字符显示的译码器。设计一个八段字符显示的译码器。 1 0 0 0 1 1 1 01 1 1 1 1 1 0 1 1 1 1 01 1 1 0 0 1 1 1 1 0 1 01 1 0 1 0 0 0 1 1 0 1 01 1 0 0 0 0 1 1 1 1 1 01 0 1 1 1 1 1 1 1 0 1 01 0 1 0 1 1 1 1 0 1 1 11 0 0 1 1 1 1 1 1 1 1 11 0 0 0 1 1 1 0 0 0 0 10 1 1 1 1 0 1 1 1 1 1 1 0 1 1 0 1 0 1 1 0 1 1 10 1 0 1

11、 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 0 0 1 10 0 1 1 1 1 0 1 1 0 1 10 0 1 0 0 1 1 0 0 0 0 10 0 0 1 1 1 1 1 1 1 0 10 0 0 0a b c d e f g hD C B A显显 示示输输 出出输输 入入电路图电路图EN【例【例2】 试用试用ROM产生如下的一组多输出逻辑函数产生如下的一组多输出逻辑函数Y1=DCB+DCBY2=DCBA+CBA+DCBAY3=DCBA+DCBAY4=DCBA+DCBA解：将原式化为最小项之和的形式解：将原式化为最小项之和的形式Y1=DCBA+DCBA+DCBA

12、+DCBA=m2+m3+m6+m7Y2=DCBA+DCBA+DCBA+DCBA=m6+m7+m10+m14Y3=DCBA+DCBA=m4+m14Y4=DCBA+DCBA=m2+m15点阵图点阵图Y1=DCBA+DCBA+DCBA+DCBA=m2+m3+m6+m7Y2=DCBA+DCBA+DCBA+DCBA=m6+m7+m10+m14Y3=DCBA+DCBA=m4+m14Y4=DCBA+DCBA=m2+m15DCBAm0m1m2m14m154、字符发生器、字符发生器字符：字符：0、1点阵组成点阵组成例如：字母例如：字母E111111000010000111101000010000111117x5

13、点阵点阵7x5 ROM计计数数器器CK译译码码器器64 可编程逻辑器件概述可编程逻辑器件概述nPLA针对针对ROM这一特点这一特点逻辑压缩逻辑压缩W0 W1 W2 W3A0A1+Y0Y1Y2Y3PROM与阵列固定、或阵列可编程与阵列固定、或阵列可编程W0 W1 W2 W3A0A1+Y0Y1Y2Y3PLA 与、或阵列均可编程与、或阵列均可编程一、可编程逻辑阵列一、可编程逻辑阵列(PLA)集成化的集成化的PLA16路输入路输入8路输出路输出I0I1I15“或或”矩阵矩阵“与与”矩阵矩阵VCC48 P项项可控求反异或门可控求反异或门【例】【例】存储信息表存储信息表输输 入入输输 出出I3 I2 I1

14、 I0F7 F6 F5 F4 F3 F2 F1 F00 0 0 00 0 0 0 0 0 0 00 0 0 10 0 0 0 0 0 0 10 0 1 00 0 0 0 0 1 0 00 0 1 10 0 0 0 1 0 0 10 1 0 00 0 0 1 0 0 0 00 1 0 10 0 1 1 1 0 0 10 1 1 00 0 0 0 0 1 0 00 1 1 10 0 1 1 0 0 0 11 0 0 00 1 0 0 0 0 0 01 0 0 10 1 0 1 0 0 0 11 0 1 00 1 0 0 0 1 0 01 0 1 10 1 0 1 0 0 0 11 1 0 00 0

15、 0 1 0 0 0 01 1 0 10 0 0 0 1 0 0 11 1 1 01 1 1 0 0 1 0 01 1 1 11 1 1 0 0 0 0 1用用16x8 ROM存储存储F0F1F2F3F4F5F6F7I0I1I2I3P0 P1 P2 P3 P4 P5 P6 P7 P8I0I1I2I3P0 P1 P2 P3 P4 P5 P6 P7 P8P 15 ROM容量：与阵列容量：与阵列8x16，或阵列，或阵列 16x8，总容量，总容量256。用用PLA存储存储将表达式逻辑压缩将表达式逻辑压缩(化简化简)输输 入入输输 出出I3 I2 I1 I0F7 F6 F5 F4 F3 F2 F1 F0

16、0 0 0 00 0 0 0 0 0 0 00 0 0 10 0 0 0 0 0 0 10 0 1 00 0 0 0 0 1 0 00 0 1 10 0 0 0 1 0 0 10 1 0 00 0 0 1 0 0 0 00 1 0 10 0 1 1 1 0 0 10 1 1 00 0 0 0 0 1 0 00 1 1 10 0 1 1 0 0 0 11 0 0 00 1 0 0 0 0 0 01 0 0 10 1 0 1 0 0 0 11 0 1 00 1 0 0 0 1 0 01 0 1 10 1 0 1 0 0 0 11 1 0 00 0 0 1 0 0 0 01 1 0 10 0 0 0

17、 1 0 0 11 1 1 01 1 1 0 0 1 0 01 1 1 11 1 1 0 0 0 0 1F0=I0F1=0F2=I1I0F3=I2I1I0+I2I1I0F4=I2I1I0+I3I2I0+I3I2I0F5=I3I2I0+I3I2I1F6=I3I2+I3I2I1F7=I3I2I1=P0=P1=P2+P3=P4+P5+P6=P5+P7=P8+P7=P7点阵图点阵图P0=I0P1=I1I0P2=I2I1I0P3=I2I1I0P4=I2I1I0P5=I3I2I0P6=I3I2I0P7=I3I2I1P8=I3I2F0=P0F2=P1F3=P2+P3F5=P5+P7F6=P8+P7F7=P7

18、F1=0F4=P4+P5+P6PLA容量容量2N(输入数输入数)M(输出数输出数)P项数项数总点数总点数:144I0I1I2I3I0I1I2I3P0 P1 P2 P3 P4 P5 P6 P7 P8P0 P1 P2 P3 P4 P5 P6 P7 P8F0F1F2F3F4F5F6F7存入信息表的存入信息表的PLAP0=I0P1=I1I0P2=I2I1I0P3=I2I1I0P4=I2I1I0P5=I3I2I0P6=I3I2I0P7=I3I2I1P8=I3I2F0=P0F2=P1F3=P2+P3F5=P5+P7F6=P8+P7F7=P7F1=0F4=P4+P5+P6F0F2F3F4F5F6F7F1I0

19、I1I2I3P0 P1 P2 P3 P4 P5 P6 P7 P8VCCPLA的特点的特点与阵列可编与阵列可编 ROM的译码器是完全译码器。的译码器是完全译码器。N个输入必然有个输入必然有2N个字。个字。PLA的地址译码器是非完全译码器。用户可的地址译码器是非完全译码器。用户可编程形成编程形成P项项(不是最小项不是最小项) 。 非完全寻址。非完全寻址。 非对应关系。非对应关系。 ROM中，信息表示原封不动地装入存储矩阵中。中，信息表示原封不动地装入存储矩阵中。PLA中，存入存储矩阵中的内容是经过化简、压缩中，存入存储矩阵中的内容是经过化简、压缩的，它和信息表不是一一对应的关系。的，它和信息表不是

20、一一对应的关系。PLA应用举例应用举例【例【例1】 由由PLA和和D触发器组成同时具有触发器组成同时具有BCD和和Gray输出的计数器输出的计数器 CounterBCD码码Gray码码CPCPBCDGrayW XYZKLMNP0000000000100010000120010000113001100111401000111150101111116011011110701111110081000110009100110000BCD码控制函数：码控制函数：DCBADACBACBCADBABAAQQQQQQDQQQQQQQDQQQQQDQD DCBA76543210PPPPPPPP+=+=+=DAD

21、BDCDDDADBDCDDD QD QD QD QQAQBQCQDP0 P1 P2 P3 P4 P5 P6 P7 不要忘记画不要忘记画CP！用用PLA和和D触发器组成触发器组成的同步十进制计数器的同步十进制计数器 DA=QADB=QAQB+QAQBQDDC=QAQC+QBQC+QAQBQCDD=QAQD+QAQBQCQD76543210PPPPPPPP+=+=+=DADBDCDD如何通过如何通过PLA输出，而不是从触发器输出？输出，而不是从触发器输出？.DQAQBQCQDZYXW具有二具有二十进制和循环码变换功能的十进制计数器十进制和循环码变换功能的十进制计数器CPBCDGrayW X Y Z

22、 K L M N P00 0 0 0 0 0 0 0 010 0 0 1 0 0 0 0 120 0 1 0 0 0 0 1 130 0 1 1 0 0 1 1 140 1 0 0 0 1 1 1 150 1 0 1 1 1 1 1 160 1 1 0 1 1 1 1 070 1 1 1 1 1 1 0 081 0 0 0 1 1 0 0 091 0 0 1 1 0 0 0 0【例【例2】 由由PLA和和D触发器实现触发器实现4位可变模数计数器位可变模数计数器 二进制计数二进制计数器进位逻辑器进位逻辑判断逻辑判断逻辑T=1, 继续计数继续计数; T=0,复位到复位到0000.DA= QA DB

23、= QBQA+QBQA DC= QCQBQA+QCQB+QCQA DD= QDQCQBQA+QDQC+QDQB+QDQA()TT)TT 计数器计数器控制函数控制函数: T=(QAA+QAA)+(QBB+QBB)+(QCC+QCC)+(QDD+QDD)4位可变模数计数器位可变模数计数器 二、可编程阵列逻辑二、可编程阵列逻辑(PAL) ROM PLA或阵列可编程或阵列可编程与、或阵列都可编程，与、或阵列都可编程， 灵活，节省码点灵活，节省码点PLA PAL工艺：简化工艺工艺：简化工艺,降低成本降低成本(熔丝工艺熔丝工艺,一次编程一次编程)结构：输入结构：输入/输出公用输出公用vPAL是专用词，是专

24、用词，MMI公司的产品公司的产品结构结构PLA 与、或阵列均可编程与、或阵列均可编程PAL 与阵列可编程、或阵列固定与阵列可编程、或阵列固定W0 W1 W2 W3A0A1+Y0Y1Y2Y3W0 W1 W2 W3+A0A1Y0Y1Y2Y3PAL画图的方式画图的方式:只留出可编程的与阵列只留出可编程的与阵列,固定的或阵列用与或门固定的或阵列用与或门互补输出封互补输出封锁多余或项锁多余或项+.I0I1O0D QCPI7P0P1.P7D= P0+P1+P2+P7几种几种PLA的原理图的原理图带有反馈的阵列型带有反馈的阵列型PALI0I1I7(I/O)0(I/O)1(I/O)7几种几种PLA的原理图的原

25、理图输出三态门由输出三态门由P来控制的反馈阵列型来控制的反馈阵列型PAL(局部局部)带有反馈的寄存器型带有反馈的寄存器型PAL(局部局部)异或型异或型PAL(局部局部)IIII/OQI/OQI/OECPCPE16R6型型PAL产产品品CLKI1I2I3I4I5I6I7I8Q7Q6Q5Q4Q3Q2OE(I/O)8(I/O)116个变量个变量,6个寄存器个寄存器 32列对应列对应16个变量个变量,每一行是每一行是一个一个P项项, 每个每个P项最项最多多32个因个因子相与子相与,每每个输出变个输出变量量(FF的控的控制函数制函数)有有8个个P项相或项相或.与阵列规与阵列规模模:64*32出厂时与阵出

26、厂时与阵列每一点都列每一点都可编程可编程,此图此图交叉点都是交叉点都是可编程的可编程的!【例】【例】4位双向移位寄存器装入位双向移位寄存器装入PAL16R6双向移位寄双向移位寄存器功能表存器功能表DSSDSSQSSQSSDCSSQSSQSSQSSDBSSQSSQSSQSSDASSQSSDSSQSSDLR1010210310310310110210210210010110110110100100双向移位寄双向移位寄存器功能表存器功能表 实现双向移实现双向移位功能的位功能的PALDSSDSSQSSQSSDCSSQSSQSSQSSDBSSQSSQSSQSSDASSQSSDSSQSSDLR101021031031031011021021021001011011011010010065 通用阵列逻辑通用阵列逻辑GALnPAL GALv基本逻辑结构与基本逻辑结构与PAL相同，或阵列不可编程。相同，或阵列不可编程。v电擦除工艺电擦除工艺,可以重复编程可以重复编程. 修改设计方便修改设计方便,可以可以 重复试验。重复试验。典型典型GAL器件器件GAL16V816个输入变量个输入变量,其其中右侧中右侧8个在个在OLMC控制下控制下,可可以配置为