中北大学数字电子技术课件(第三章)

1、 组合逻辑电路组合逻辑电路概述概述第第 3章组合逻辑电路章组合逻辑电路 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险加法器和数值比较器加法器和数值比较器数据选择器数据选择器与数据分配器与数据分配器译码器译码器编码器编码器组合逻辑电路的组合逻辑电路的分析和设计方法分析和设计方法本章小结本章小结 组合逻辑电路组合逻辑电路主要要求：主要要求： 掌握掌握组合逻辑电路和时序逻辑电路的概念组合逻辑电路和时序逻辑电路的概念。 了解组合逻辑电路的特点与描述方法。了解组合逻辑电路的特点与描述方法。 3.1概述概述 组合逻辑电路组合逻辑电路一、组合逻辑电路的概念一、组合逻辑电路的概念 指任何时刻的输出仅取决于

2、指任何时刻的输出仅取决于该时刻输入信号的组合，而与电该时刻输入信号的组合，而与电路原有的状态无关的电路。路原有的状态无关的电路。 数字电路根据逻辑功能特点的不同分为数字电路根据逻辑功能特点的不同分为 组合逻辑电路组合逻辑电路 时序逻辑电路时序逻辑电路 指任何时刻的输出不仅取决指任何时刻的输出不仅取决于该时刻输入信号的组合，而且于该时刻输入信号的组合，而且与电路原有的状态有关的电路。与电路原有的状态有关的电路。 组合逻辑电路组合逻辑电路二、组合逻辑电路的特点与描述方法二、组合逻辑电路的特点与描述方法 组合逻辑电路的逻辑功能特点：组合逻辑电路的逻辑功能特点： 没有存储和记忆作用。没有存储和记忆作用

3、。 组合电路的组成特点：组合电路的组成特点： 由门电路构成，不含记忆单元，只存在从输入到输由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。出的通路，没有反馈回路。 组合电路的描述方法主要有逻辑表达式、组合电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。真值表、卡诺图和逻辑图等。 组合逻辑电路组合逻辑电路主要要求：主要要求：理解组合逻辑电路理解组合逻辑电路分析与设计的基本方法分析与设计的基本方法。熟练掌握逻辑功能的熟练掌握逻辑功能的逻辑表达式、真值表、逻辑表达式、真值表、卡诺图和逻辑图卡诺图和逻辑图表示法及其相互转换。表示法及其相互转换。3.2组合逻辑电路的组合逻辑

4、电路的分析方法和设计方法分析方法和设计方法 组合逻辑电路组合逻辑电路3.2.13.2.1组合逻辑电路的基本分析方法组合逻辑电路的基本分析方法分析思路：分析思路：基本步骤：基本步骤：根据给定逻辑电路，找出输出输入间的逻辑关系，根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能。从而确定电路的逻辑功能。 根据给定逻辑图根据给定逻辑图写出输出逻辑式写出输出逻辑式，并进行必要的化简，并进行必要的化简列真值表列真值表分析逻辑功能分析逻辑功能 组合逻辑电路组合逻辑电路 例例 分析下图所示逻辑分析下图所示逻辑 电路的功能。电路的功能。解：解： ( (1) )写出输出逻辑函数式写出输出逻辑函数

5、式BAY 1ABCCBACBACBA CBACBA )(CYY 1CBA ABCYY1YY1001010100111( (3) )分析逻辑功能分析逻辑功能( (2) )列逻辑函数真值表列逻辑函数真值表111011101001110010100000YCBA输输 出出输输 入入01010000111100001111根据异或功能可列出真值表如右表；根据异或功能可列出真值表如右表；也可先求标准与或式，然后得真值表。后也可先求标准与或式，然后得真值表。后者是分析电路的常用方法，下面介绍之。者是分析电路的常用方法，下面介绍之。通过分析真值表通过分析真值表特点来说明功能。特点来说明功能。 A、B、C 三

6、个输入变量中，有奇数个三个输入变量中，有奇数个 1时，输出为时，输出为 1，否则输出为，否则输出为 0。因此，图示。因此，图示电路为三位判奇电路，又称奇校验电路。电路为三位判奇电路，又称奇校验电路。0101001100111111 组合逻辑电路组合逻辑电路 初学者一般从输入向输出逐级写出各初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。入直接推出整个电路的输出逻辑式。 由由 Si 表达式可知，表达式可知，当输入有奇数个当输入有奇数个 1 时，时，Si = 1，否则，否则 Si = 0。 例例 分析下图电路的

7、逻辑功能。分析下图电路的逻辑功能。解：解：( (2) )列真值表列真值表( (1) )写出输出逻辑函数式写出输出逻辑函数式AiBiCi-1CiSiiiiiiiBACBAC 1)(iiiiiiiiBACBACBA 11AiBi Ci-10100 01 11 10 1 1 1 1111011101001110010100000CiSiCi-1BiAi输输 出出输输 入入11110000由由 Ci-1 表达表达式可画出其式可画出其卡诺图为：卡诺图为：11101000可列出真值表为可列出真值表为1 iiiiCBAS( (3) )分析逻辑功能分析逻辑功能将两个一位二进制数将两个一位二进制数 Ai 、Bi

8、 与低位来的进与低位来的进位位 Ci- -1 相加，相加，Si 为本位和，为本位和，Ci 为向高位产生的为向高位产生的进位。这种功能的电路称为全加器。进位。这种功能的电路称为全加器。 组合逻辑电路组合逻辑电路3.2.23.2.2组合逻辑电路的基本设计方法组合逻辑电路的基本设计方法 设计思路：设计思路：基本步骤：基本步骤： 分析给定逻辑要求，设计出能实现该功能分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。的组合逻辑电路。 分析设计要求并分析设计要求并列出真值表列出真值表求最简输出求最简输出逻辑式逻辑式画逻辑图画逻辑图 工艺设计。工艺设计。 首先分析给定问题，弄清楚输入变量和输出变量是首先分

9、析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值哪些，并规定它们的符号与逻辑取值( (即规定它们何时即规定它们何时取值取值 0 ，何时取值，何时取值1) ) 。然后分析输出变量和输入变量。然后分析输出变量和输入变量间的逻辑关系，列出真值表。间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。换为与门类型对应的最简式。 组合逻辑电路组合逻辑电路下面通过例题学习下面通过例题学习如何设计组合逻辑电路如何设

10、计组合逻辑电路 ( (一一) )单输出组合逻辑电路设计举例单输出组合逻辑电路设计举例 例例 设计一个设计一个A、B、C三人表决电路。当表决某个提案时，三人表决电路。当表决某个提案时，多数人同意，则提案通过，但多数人同意，则提案通过，但A具有否决权。用与非门实现。具有否决权。用与非门实现。解：解： ( (1) )分析设计要求，列出真值表分析设计要求，列出真值表设设 A、B、C 同意提案时取值同意提案时取值为为 1，不同意时取值为，不同意时取值为 0；Y 表示表示表决结果，提案通过则取值为表决结果，提案通过则取值为 1，否则取值为否则取值为 0。可得真值表如右。可得真值表如右。A、B、C三人表决电

11、路三人表决电路多数人同意，则提案通过，但多数人同意，则提案通过，但A具有否决权具有否决权111011101001110010100000YCBA输出输出输输 入入0000000011111111110( (2) )化简输出函数化简输出函数Y=AC+ABABC0100 01 11 10 1 1 1 0 0 0 0 0用与非门实现用与非门实现，并求最简与非式，并求最简与非式=AC+AB=ACAB 组合逻辑电路组合逻辑电路( (3) )根据输出逻辑式画逻辑图根据输出逻辑式画逻辑图YABCY =ACAB 例例 设计一个监视交通信号灯工作状态的逻辑电路。设计一个监视交通信号灯工作状态的逻辑电路。 ( (

12、二二) )多多输出组合逻辑电路设计举例输出组合逻辑电路设计举例 组合逻辑电路组合逻辑电路BiAi输输 入入CiSi输输 出出相加的两个数相加的两个数本位和本位和向高位的进位向高位的进位解：解：( (2) ) 求最简输出函数式求最简输出函数式Ci = Ai Bi( (3) ) 画逻辑图画逻辑图iiiBAS 10110101011000111BiAi输输 入入CiSi输输 出出00 例例 试设计半加器试设计半加器电路。电路。将两个将两个 1 位二进制位二进制数相加，而不考虑低位数相加，而不考虑低位进位的运算电路，称为进位的运算电路，称为半加器。半加器。SiCiAiBi( (1) )分析设计要求，分

13、析设计要求， 列真值表。列真值表。 组合逻辑电路组合逻辑电路半加器电路能用半加器电路能用与非门实现吗？与非门实现吗？用与非门实现的半加器电路为用与非门实现的半加器电路为AiBiSiCi1 iiiBAC iiBA iiiiiBABAS iiiiBABA iiiiiiABABBA. . 此式虽非最简，但这样可利用此式虽非最简，但这样可利用 Ci 中的中的信号信号 Ai Bi ，省去实现省去实现 Ai 和和 Bi 的两个非门，的两个非门，从而使整体电路最简。从而使整体电路最简。 组合逻辑电路组合逻辑电路 象前面所讲的用数字电路实现的象前面所讲的用数字电路实现的一些数学关系如：一些数学关系如：Y=X2

14、，Y=2X+3等等都是多输出的组合逻辑电路。都是多输出的组合逻辑电路。 组合逻辑电路组合逻辑电路理解编码的概念。理解编码的概念。 理解常用编码器的类型、逻辑功能和使用方法。理解常用编码器的类型、逻辑功能和使用方法。3.3常用若干组合逻辑电路常用若干组合逻辑电路3.3.1 编码器编码器 组合逻辑电路组合逻辑电路一、编码器的概念与类型一、编码器的概念与类型 编码编码 将具有特定含义的信息编将具有特定含义的信息编成相应二进制代码的过程。成相应二进制代码的过程。 实现编码功能的电路实现编码功能的电路 编码器编码器( (即即Encoder) ) 被编被编信号信号 二进制二进制代码代码 编编码码器器 编码

15、器编码器 二进制编码器二进制编码器 二二- -十进制编码器十进制编码器 优先编码器优先编码器 普通编码器普通编码器 组合逻辑电路组合逻辑电路为什么要进行编码？为什么要进行编码？为了节约计算机的资源。为了节约计算机的资源。编码器的输入、输出之间应满足如下编码器的输入、输出之间应满足如下关系：关系：mN2需要编码的信息量需要编码的信息量 二进制数的位数二进制数的位数 组合逻辑电路组合逻辑电路二、二进制编码器二、二进制编码器由上式可列出真值表为由上式可列出真值表为原原码码输输出出Y0=I1I3I5I711110000000011010000001010010000000100010000110000

16、01000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输输 出出输输 入入被编信号高电平有效。被编信号高电平有效。要求：输入信号有要求：输入信号有8个，个，被编被编信号高电平有效，原码输出。信号高电平有效，原码输出。用用 n 位二进制数码对位二进制数码对 2n 个个输入信号进行编码的电路。输入信号进行编码的电路。 二、二进制编码器二、二进制编码器Y0=I1I3I5I7Y2=I4I5I6I7Y1=I2I3I6I7I1I2I3I4I5I6I7Y0Y1Y23 位二进制位二进制编码器编码器由真值表得到表达式如下：由真值表得到表达式如下：

17、画画电电路路图图 组合逻辑电路组合逻辑电路I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310 线线 4 线编码器线编码器原码输出原码输出10011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0输出输出输入输入被编信号被编信号高电平有效高电平有效三、二十进制编码器三、二十进制编码器 组合逻辑电路组合逻辑电路普通的编

18、码器存在的问题：普通的编码器存在的问题：每一时刻只有一个信息有效，当输入信息每一时刻只有一个信息有效，当输入信息中出现不该出现的组合时，输出混乱。中出现不该出现的组合时，输出混乱。优先编码器优先编码器允许同时输入两个以上编码信号。不过在设允许同时输入两个以上编码信号。不过在设计编码器时已经将所有的输入信号按优先顺计编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。对其中优先权最高的一个进行编码。 组合逻辑电路组合逻辑电路为何要使用为何要使用优先编码器？优先编码器？四、优先编码器四、优先编码器 ( (即

19、即 Priority Encoder) ) 1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输输 出出输输 入入允许同时输入数个编码信号，并只对其中允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。优先权最高的信号进行编码输出的电路。 普通编码器在任普通编码器在任何时刻只允许一个输何时刻只允许一个输入端请求编码，否则入端请求编码，否则输出发生混乱。输出发生混乱。以以8线线3线优先编码器为例线优先编码器为

20、例 组合逻辑电路组合逻辑电路下图是下图是8线线3线优先编码器线优先编码器74LS148的逻辑图的逻辑图图3.3.3 8线3线优先编码器74LS148的逻辑图输入输入和输和输出均出均以低以低电平电平作为作为有效有效信号信号 组合逻辑电路组合逻辑电路SIIIIY)(76542SIIIIIIIIY)(765435421SIIIIIIIIIIY)(76564364210得到表达式为：得到表达式为：为了扩展电路的功能和增加使用的灵活性，为了扩展电路的功能和增加使用的灵活性，在在74LS148的逻辑电路中附加了由门的逻辑电路中附加了由门G1、G2和和G3组成的控制电路。组成的控制电路。(1) 为选通输入端

21、，在为选通输入端，在 时，编码器才正时，编码器才正常工作；而在常工作；而在 时，所有的输出均被封锁时，所有的输出均被封锁为高电平。为高电平。S0S1S 组合逻辑电路组合逻辑电路)(76543210SIIIIIIIIYSSIIIIIIIISSIIIIIIIIYEX)()(7654321076543210只有当所有的编码输入端都是高电平（即没有只有当所有的编码输入端都是高电平（即没有编码输入），而且编码输入），而且S=1时，时， 才是低电平。因才是低电平。因此此 表示表示“电路工作，但无编码输入电路工作，但无编码输入”。SYSY只要有任何一个编码输入端有低电平信号输只要有任何一个编码输入端有低电平

22、信号输入，且入，且S=1， 即为低电平，因此即为低电平，因此 的低电的低电平信号表示平信号表示“电路工作，而且有编码输入电路工作，而且有编码输入”。EXYEXY(2)(3) 组合逻辑电路组合逻辑电路 组合逻辑电路组合逻辑电路例：试用两片例：试用两片74LS148 接成接成16线线-4线编码器，线编码器，将将 16个低电平输入信号编为个低电平输入信号编为00001111 16个个4位二进制代码。其中位二进制代码。其中 的优先权最高，的优先权最高， 的优先权最低。的优先权最低。150 AA15A0A图3.3.4 用两片74LS148接成的16线4线优先编码器 组合逻辑电路组合逻辑电路CT74LS1

23、47I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二二 - - 十进制优先编码器十进制优先编码器 CT74LS147I9 = 1，I8 = 0 时时，不论不论 I0 I7 为为 0 还是还是 1，电路只，电路只对对 I8 进行编进行编码，输出反码码，输出反码 0111。反码输出反码输出被编信号输入，被编信号输入，( (省省略了略了 I0) )，低电平有效。，低电平有效。0111111111110101111111110001111111101101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I

24、5I4I3I2I1输出输出输入输入 I9 = 0 时时，不论其他，不论其他 Ii 为为 0 还是还是 1，电路只，电路只对对 I9 进行编进行编码码，输出，输出 Y3Y2Y1Y0 = 0110，为反码，其原码为为反码，其原码为 1001。111010011001111111111111无编码请求无编码请求Y3Y2Y1Y0=1111依依次次类类推推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被编信号优先级别从高到被编信号优先级别从高到低依次为低依次为 I9、I8、I7、I6、I5、 I4、I3、I2、I1、I0。输出为。输出为BCD码的反码。码的反码。 组合逻辑电路组合

25、逻辑电路主要要求：主要要求： 理解译码的概念。理解译码的概念。 掌握二进制译码器掌握二进制译码器 CT74LS138 的的逻辑功能和逻辑功能和使用方法。使用方法。 3.3.2译码器译码器 理解其他常用译码器的逻辑功能和使用方法。理解其他常用译码器的逻辑功能和使用方法。掌握掌握用二进制译码器实现组合逻辑电路用二进制译码器实现组合逻辑电路的方法。的方法。 组合逻辑电路组合逻辑电路一、译码的概念与类型一、译码的概念与类型 译码译码是是编码编码的逆过程。的逆过程。 将表示特定意义信息的将表示特定意义信息的二进制代码翻译出来。二进制代码翻译出来。 实现译码功能的电路实现译码功能的电路 译码器译码器( (

26、即即 Decoder) ) 二进制二进制代码代码 与输入代与输入代码对应的码对应的特定信息特定信息 译译码码器器 译码器译码器 二进制译码器二进制译码器 二二 - - 十进制译码器十进制译码器 数码显示译码器数码显示译码器 通用译码器通用译码器 组合逻辑电路组合逻辑电路为什么要进行译码？为什么要进行译码？为了节约计算机或为了节约计算机或CPU的资源。的资源。 组合逻辑电路组合逻辑电路二、二进制译码器二、二进制译码器 将输入二进制代码译将输入二进制代码译成相应输出信号的电路。成相应输出信号的电路。 n 位位二进制二进制代码代码 2n 位位译码译码输出输出二进制二进制译码器译码器 译码输出译码输出

27、100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输入译码输出高电平有效译码输出高电平有效译码输出译码输出011111101101110110111000Y3Y2Y1Y0A0A1译码输入译码输入0000译码输出低电平有效译码输出低电平有效 组合逻辑电路组合逻辑电路译码输出译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输入译码输出译码输出011111101101110110111000Y3Y2Y1Y0A0A1译码输入译码输入0000010AAY011AAY012AAY013AAY010AAY010AAY011AAY0

28、12AAY013AAY 组合逻辑电路组合逻辑电路0111111111110111111011110111111011110111100111110111110111110110101111110110011111110000Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2输出输出输入输入CT74LS138 真值表真值表( (一一) ) 3 线线 8 线线译码器译码器Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m7 组合逻辑电路组合逻辑电路用与非门构成的用与

29、非门构成的3线线8线译码器线译码器 ( (二二) ) 3 线线 8 线线译码器译码器 CT74LS138 简介简介 组合逻辑电路组合逻辑电路CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7逻辑功能示意图逻辑功能示意图 3 位位二二进制码进制码输入端输入端8 个个译码输出端译码输出端低电平有效。低电平有效。使能端使能端 STA 高电平有效，高电平有效， STB、STC 低低电平有效，即当电平有效，即当 STA = 1， STB = STC = 0 时时译码译码，否则禁止译码。，否则禁止译码。 组合逻辑电路组合逻辑电路01111111

30、111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA输出输出输入输入CT74LS138 真值表真值表允许译码器工作允许译码器工作禁止禁止译码译码 Y7 Y0 由输入二进制码由输入二进制码 A2、A1、A0 的取值决定。的取值决定。011111111111111111010101010101010100010000000000输出逻辑函数式输出逻辑函数式Y0=

31、A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二进制译码器能译出输入变量二进制译码器能译出输入变量的全部取值组合，故又称变量译码的全部取值组合，故又称变量译码器，也称全译码器。器，也称全译码器。其输出端能提其输出端能提供输入变量的全部最小项。供输入变量的全部最小项。 组合逻辑电路组合逻辑电路例例试用两片试用两片3线线8线译码器线译码器74LS138组成组成4线线16线译码器，将输入的线译码器，

32、将输入的4位二进制代码位二进制代码D3D2D1D0译成译成16个独立的低电平信号个独立的低电平信号 。150 ZZ 组合逻辑电路组合逻辑电路图3.3.10 二十进制译码器74LS42返回返回二、二十进制译码器二、二十进制译码器 将将 BCD 码的十组代码译成码的十组代码译成 0 9 十个对应十个对应输出信号的电路，又称输出信号的电路，又称 4 线线 10 线线译码器。译码器。 组合逻辑电路组合逻辑电路 8421BCD 码输入端，码输入端，从高位到低位依次为从高位到低位依次为 A3、A2、A1 和和 A0 。 10 个译码输出端，个译码输出端，低电平低电平 0 有效。有效。4 线线- -10 线

33、译码器线译码器CT74LS42逻辑示意图逻辑示意图Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3 组合逻辑电路组合逻辑电路YA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3a数码显示器数码显示器bcdefgbcdefgabcdefga三、数码显示译码器三、数码显示译码器 将输入的将输入的 BCD 码译成相应输出信号，码译成相应输出信号，以驱动显示器显示出相应数字的电路。以驱动显示器显示出相应数字的电路。 ( (一一) ) 数码显示译码器的结构和功能示意数码显示译码器的结构和功能示意0101a数码显示器数码显示器bcdefg

34、YA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3bcdefgabcdefga输入输入 BCD 码码输出驱动七段数码管显示相应数字输出驱动七段数码管显示相应数字0001 组合逻辑电路组合逻辑电路( (二二) )数码显示器简介数码显示器简介数字设备中用得较多的为七段数码显示器，又称数数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器码管。常用的有半导体数码显示器( (LED) )和液晶显示器和液晶显示器( (LCD) )等。它们由七段可发光的字段组合而成。等。它们由七段可发光的字段组合而成。 1. 七段半导体数码显示器七段半导

35、体数码显示器( (LED) ) abcdefgDPag fCOMbce dCOMDPabcdefgDP发光字段，由管脚发光字段，由管脚 a g 电平控制是否发光。电平控制是否发光。小数点，需要时才点亮。小数点，需要时才点亮。显示的数字形式显示的数字形式发光原理发光原理显显示示结结构构字型字型 组合逻辑电路组合逻辑电路主要优点：字形清晰、工作电压低、体积小、可靠主要优点：字形清晰、工作电压低、体积小、可靠 性高、响应速度快、寿命长和亮度高等。性高、响应速度快、寿命长和亮度高等。 主要缺点：工作电流大，每字段工作电流约主要缺点：工作电流大，每字段工作电流约 10 mA 。 共阳接法共阳接法 共阴接

36、法共阴接法 半导体数码显示器内部接法半导体数码显示器内部接法COMCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5 V串接限流电阻串接限流电阻 a g 和和 DP 为低电平为低电平时才能点亮相应发光段。时才能点亮相应发光段。 a g 和和 DP 为高电平为高电平时才能点亮相应发光段。时才能点亮相应发光段。共阳接法数码显示器需要配共阳接法数码显示器需要配用输出低电平有效的译码器。用输出低电平有效的译码器。 共阴接法数码显示器需要配共阴接法数码显示器需要配用输出高电平有效的译码器。用输出高电平有效的译码器。RR共阳极共阳极共阴极共阴极 组合逻辑电路组合逻辑电路图3.3.11 半

37、导体数码管BS201A （a）外形图 （b）等效电路返回返回 组合逻辑电路组合逻辑电路即液态晶体即液态晶体 2. 液晶液晶显示器显示器( (LCD) ) 液晶显示原理：无外加电场作用时，液晶分子排液晶显示原理：无外加电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；当在明状态，不显示数字；当在相应字段的电极上加电压相应字段的电极上加电压时，液晶中的导电正离子作定向运动，在运动过程中时，液晶中的导电正离子作定向运动，在运动过程中不断撞击液晶分子，不断撞击液晶分子，破坏了液晶分子的整齐排列，液破坏了液晶分子的整齐排

38、列，液晶对入射光产生散射而变成了暗灰色，于是显示出相晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。应的数字。当外加电压断开后，液晶分子又将恢复到当外加电压断开后，液晶分子又将恢复到整齐排列状态，字形随之消失。整齐排列状态，字形随之消失。 abcdefgDPag fCOMbce dCOMDP显显示示结结构构字型字型发发光光原原理理 组合逻辑电路组合逻辑电路图3.3.12 液晶显示器的结构及符号（a）未加电场时 （b）加电场以后 （c）符号返回返回 组合逻辑电路组合逻辑电路图3.3.13 用异或异或门驱动液晶显示器 （a）电路 （b）电压波形主要优点：工作电压低，功耗极小。主要优点：工作

39、电压低，功耗极小。 主要缺点：显示欠清晰，响应速度慢。主要缺点：显示欠清晰，响应速度慢。 组合逻辑电路组合逻辑电路（三）、（三）、 BCD七段显示译码器七段显示译码器 半导体数码管和液晶显示器都可以用半导体数码管和液晶显示器都可以用TTL或或CMOS集成电路直接驱动。为此，就集成电路直接驱动。为此，就需要使用显示译码器将需要使用显示译码器将BCD代码译成数码管代码译成数码管所需要的驱动信号，以便使数码管用十进制所需要的驱动信号，以便使数码管用十进制数字显示出数字显示出BCD代码所表示的数值。代码所表示的数值。举例说明举例说明输入为输入为8421BCD码，用码，用A3、A2、A1、A0表示表示输

40、出用输出用Ya、Yb、Yc、Yd、Ye、Yf、Yg表示表示半导体数码管为共阴极接法。半导体数码管为共阴极接法。 组合逻辑电路组合逻辑电路 组合逻辑电路组合逻辑电路图3.3.14 BCD七段显示译码器的卡诺图返回返回 组合逻辑电路组合逻辑电路图3.3.15 BCD七段显示译码器7448的逻辑图返回返回 组合逻辑电路组合逻辑电路附加控制电路用于扩展电路功能。附加控制电路用于扩展电路功能。灯测试输入灯测试输入 ：LTRBIRBOBI /灭零输入灭零输入 ：灭灯输入灭灯输入/灭零输出灭零输出 ：当当 时，驱动数码管的七段同时时，驱动数码管的七段同时点亮，以检查该数码管各段能否正点亮，以检查该数码管各段

41、能否正常发光。平时应置为高电平。常发光。平时应置为高电平。0LT目的：为了能把不希望显示的零熄灭。目的：为了能把不希望显示的零熄灭。使使 可使本来应该显示的可使本来应该显示的0熄灭。熄灭。 0RBI这是一个双功能的输入这是一个双功能的输入/输出端，作为输入时，称灭灯输出端，作为输入时，称灭灯输入控制端。只要输入控制端。只要 ，数码管熄灭；作为输出端使，数码管熄灭；作为输出端使用时，称灭零输出端，只有当用时，称灭零输出端，只有当A3=A2=A1=A0=0，而且，而且有灭零输入信号有灭零输入信号 （ ）时，）时， 才会给出低电平。才会给出低电平。因此，因此， 表示译码器已将本来应该显示的零熄灭表示

42、译码器已将本来应该显示的零熄灭了。了。0BI0RBIRBO0RBO 组合逻辑电路组合逻辑电路4 线线 7 段译码器段译码器/驱动器驱动器 CC14547的逻辑功能示意图的逻辑功能示意图CC14547BI D C B ABIYgYfYeYdYcYbYa 消隐控制端，消隐控制端，低电平有效。低电平有效。 8421 码输入端码输入端译码驱动输出端，译码驱动输出端，高电平有效。高电平有效。CC14547的逻辑功能简介的逻辑功能简介 组合逻辑电路组合逻辑电路4 线线- -7 段译码器段译码器/驱动器驱动器CC14547真值表真值表消隐消隐000000001111消隐消隐000000001111消隐消隐0

43、00000010111消隐消隐000000000111消隐消隐000000011011消隐消隐0000000010119110011110011811111110001170000111111016111110001101511011011010141100110001013100111111001210110110100110000110100010011111100001消隐消隐00000000YgYfYeYdYcYbYa ABCDBI数字数字显示显示输输 出出输输 入入4 线线- -7 段译码器段译码器/驱动器驱动器 CC14547的逻辑功能示意图的逻辑功能示意图CC14547BI D

44、C B ABIYgYfYeYdYcYbYa 00000000消隐消隐1111111111111111011101111011001111010101消隐消隐消隐消隐消隐消隐消隐消隐消隐消隐消隐消隐987654321011001111111111000011111111001101101110011010011111011011000011001111111001000111100110101000101100010010000000允允许许数数码码显显示示伪码伪码相应端口输出相应端口输出有效电平有效电平 1，使显，使显示相应数字。示相应数字。输入输入BCD 码码agfbc禁禁止止数数码码显显示

45、示数码显示器结构及数码显示器结构及译码显示原理译码显示原理演示演示 组合逻辑电路组合逻辑电路图图3.3.17 用用7448驱动驱动BS201的连接方法的连接方法返回返回用用7448驱动共阴极的半导体数码管的接法驱动共阴极的半导体数码管的接法 组合逻辑电路组合逻辑电路图图3.3.18 有灭零控制的有灭零控制的8位数码显示系统位数码显示系统返回返回有灭零控制的有灭零控制的多位数码显示系统的连接方法多位数码显示系统的连接方法 组合逻辑电路组合逻辑电路四、四、 用二进制译码器实现组合逻辑函数用二进制译码器实现组合逻辑函数由于由于二进制译码器的输出端能提供输二进制译码器的输出端能提供输入变量的全部最小项

46、，而任何组合逻辑函入变量的全部最小项，而任何组合逻辑函数都可以变换为最小项之和数都可以变换为最小项之和的标准式，因的标准式，因此此用二进制译码器和门电路可实现任何组用二进制译码器和门电路可实现任何组合逻辑函数。合逻辑函数。当译码器输出当译码器输出低电平有效时，低电平有效时，多选用与非门；多选用与非门；译码器输出译码器输出高电平有效时，高电平有效时，多选用或门。多选用或门。 组合逻辑电路组合逻辑电路由于有由于有 A、B、C 三个变量三个变量，故选用故选用 3 线线 - - 8 线线译码器。译码器。 解：解： ( (1) ) 根据逻辑函数选择译码器根据逻辑函数选择译码器 例例 试用译码器和门电路实

47、现逻辑函数试用译码器和门电路实现逻辑函数CCABCBAY 选用选用 3 线线 - - 8 线线译码器译码器 CT74LS138， 并令并令 A2 = A，A1 = B，A0 = C。( (2) ) 将函数式变换为标准与将函数式变换为标准与 - - 或式或式76531mmmmm ABCCABCBABCACBA CCABCBAY ( (3) )根据译码器的输出有效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路 组合逻辑电路组合逻辑电路ABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2CT74LS138( (4) )画连线图画连线图Y&CT74LS138 输出低电

48、平有效输出低电平有效，iimY ，i = 0 7因此，将因此，将 Y 函数式变换为函数式变换为76531mmmmmY 7653YYYYY 1采用采用 5 输入输入与非门与非门，其输入取自，其输入取自 Y1、Y3、Y5、Y6 和和 Y7 。 组合逻辑电路组合逻辑电路 例例 试用译码器实现全加器。试用译码器实现全加器。解：解： ( (1) )分析设计要求，列出真值表分析设计要求，列出真值表设被加数为设被加数为 Ai ，加数为，加数为 Bi ，低位进位数为，低位进位数为 Ci- -1 。输出本位和为输出本位和为 Si ，向高位的进位数为，向高位的进位数为 Ci 。列出全加器的真值表如下：列出全加器的

49、真值表如下：1111110011101010100110110010100110000000CiSiCi- -1BiAi输输 出出输输 入入7421mmmmSi 7653mmmmCi ( (3) )选择译码器选择译码器选用选用 3 线线 8 线线译码器译码器 CT74LS138。并令。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。( (2) )根据真值表写函数式根据真值表写函数式 组合逻辑电路组合逻辑电路Y1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAiSiCi- -1A0A1A2CT74LS138CiBi( (4) )根据译码器的输出有效电平确定需用的门电路根据译码器的输出

50、有效电平确定需用的门电路( (5) )画连线图画连线图Ci&Si&CT74LS138 输出低电平有效输出低电平有效，iimY ，i = 0 7因此，将函数式变换为因此，将函数式变换为74217421YYYYmmmmSi 76537653YYYYmmmmCi 组合逻辑电路组合逻辑电路CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31 ( 三三 ) 译码器的扩展译码器的扩展 A3A2

51、A1A0低低位位片片高高位位片片五、译码器的扩展五、译码器的扩展 例如例如 两片两片 CT74LS138 组成的组成的 4 线线 16 线线译码器。译码器。16 个译码个译码输出端输出端 4 位二进制码输入端位二进制码输入端低低 3 位码从各译码位码从各译码器的码输入端输入。器的码输入端输入。A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE高位码高位码 A3 与高位片与高位片 STA 端和低位片端和低位片 STB 端端相连，因此相连，因此 ，A3 = 0 时时低位片工作，低位片工作，A3 = 1 时时高位片工作。高位片工作。 STA不用，应不用，应接有效电平接有

52、效电平 1 。作作 4 线线 16 线译码线译码器使能端，低电平有效。器使能端，低电平有效。 组合逻辑电路组合逻辑电路CT74LS138 组成的组成的 4 线线 16 线线译码器工作原理译码器工作原理 E = 1 时，两个译码器时，两个译码器都不工作，输出都不工作，输出 Y0 Y15 都都为高电平为高电平 1。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低低位位片片高高位位

53、片片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE( (1) )A3 = 0 时，高位片不工时，高位片不工作，低位片工作，译出与作，低位片工作，译出与输入输入 0000 0111 分别对应分别对应的的 8 个输出信号个输出信号 Y0 Y7 。( (2) )A3 = 1 时，低位片不工时，低位片不工作，高位片工作，译出与作，高位片工作，译出与输入输入 1000 1111分别对应分别对应的的 8 个输出信号个输出信号 Y8 Y15。 E = 0 时，允许译码。时，允许译码。 组合逻辑电路组合逻辑电路主要要求：主要要求：理解数据选择器和数据分配器的作

54、用。理解数据选择器和数据分配器的作用。理解常用理解常用数据选择器的逻辑功能及其使用数据选择器的逻辑功能及其使用。掌握用掌握用数据选择器实现组合逻辑电路数据选择器实现组合逻辑电路的方法。的方法。3.4数据选择器和数据分配器数据选择器和数据分配器 组合逻辑电路组合逻辑电路D0YD1D2D34 选选 1 数据选择器工作示意图数据选择器工作示意图A1A0一、数据选择器和数据分配器的作用一、数据选择器和数据分配器的作用 数据选择器数据选择器: : 根据地址码的要求，从多路输入信号中根据地址码的要求，从多路输入信号中 选择其中一路输出的电路选择其中一路输出的电路. .又称多路选择器又称多路选择器( (Mu

55、ltiplexer，简称，简称MUX) )或多路开关。或多路开关。多路输入多路输入一路输出一路输出地址码输入地址码输入10Y=D1D1常用常用 2 选选 1、4 选选 1、8 选选 1和和 16 选选 1 等数据选择器。等数据选择器。 数据选择器的输入信号个数数据选择器的输入信号个数 N 与地址与地址码个数码个数 n 的关系为的关系为 N = 2n多到一的多到一的数字开关数字开关 组合逻辑电路组合逻辑电路数据分配器数据分配器: : 根据地址码的要求，将一路数据根据地址码的要求，将一路数据 分配到指定输出通道上去的电路。分配到指定输出通道上去的电路。Demultiplexer，简称简称DMUXY

56、0DY1Y2Y34 路数据分配器工作示意图路数据分配器工作示意图A1A0一路输入一路输入多路输出多路输出地址码输入地址码输入10Y1 = DD一到多的一到多的数字开关数字开关 组合逻辑电路组合逻辑电路二、数据选择器的二、数据选择器的 设计设计4 选选 1 数据选择器真值表数据选择器真值表 D3D311D2D201D1D110D0D000YYA0A1输输 出出输输 入入电路图如电路图如下一页所下一页所示。示。还可以加入片选信号还可以加入片选信号S 组合逻辑电路组合逻辑电路图3.3.20 双4选1数据选择器74LS153返回返回双双4选选1数据选择器介绍数据选择器介绍地址端共用；地址端共用；数据输

57、入和输出端各自数据输入和输出端各自独立；独立；片选信号独立。片选信号独立。 组合逻辑电路组合逻辑电路例例试用两个带附加控制端的试用两个带附加控制端的4选选1数据选数据选择器组成一个择器组成一个8选选1数据选择器。数据选择器。 组合逻辑电路组合逻辑电路三、数据选择器的逻辑功能及其使用三、数据选择器的逻辑功能及其使用 1. 8 选选 1 数据选择器数据选择器 CT74LS151 CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151的逻辑功能示意图的逻辑功能示意图 8 路数据输入端路数据输入端地址信号地址信号输入端输入端互补输出端互补输出端使能端，低使能端，低

58、电平有效电平有效 组合逻辑电路组合逻辑电路CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151逻辑功能示意图逻辑功能示意图 ST = 1 时禁止时禁止数据选择器工作数据选择器工作ST = 0 时，时，数据选择器数据选择器工作。工作。选择哪一路信号输出选择哪一路信号输出由地址码决定。由地址码决定。8 选选 1 数据选择器数据选择器CT74LS151 真值表真值表 D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D00000101YYA0A1A2ST输输 出出输入输入 组合逻辑电路组合逻辑电

59、路因为若因为若A2A1A0=000，则，则因为若因为若A2A1A0=010，则，则Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D00000101YYA0A1A2ST输输 出出输入输入CT74LS151 输出函数表达式输出函数表达式1 00 00 00 00 01 00 00 0Y = A2A1A0D0 + A2A1A0D1 + A2A1A0D2+ A2A1A0D3+ A2A1A0D4+ A2A1A0D5+ A2A1A0D6+ A2A1A0D7Y = A2A1A0D0 + A2A1A0D1 + A2A1A0D

60、2+ A2A1A0D3+ A2A1A0D4+ A2A1A0D5+ A2A1A0D6+ A2A1A0D7 = m0D0+ m1D1+m2D2+ m3D3+ m4D4+m5D5+ m6D6+ m7D7 组合逻辑电路组合逻辑电路2. 双双 4 选选 1 数据选择器数据选择器 CC14539 CC14539 1STA1A01D01D31D21D11ST1Y2Y双双4选选1数据选择器数据选择器CC14539逻辑功能示意图逻辑功能示意图 2D02D32D22D12ST2ST两个数据选择器两个数据选择器的公共地址输入端。的公共地址输入端。数据选择器数据选择器 1 的输出的输出数据选择器数据选择器 1 的数的