简易数字频率计长安大学

1、电工与电子技术基础课程设计报告题 目 简易数字频率计 学 院 汽车学院 专 业 车辆工程 班 级 2012220102 学生姓名 任田园 学 号 201222010218 6 月 24 日至 6 月 28 日 共 1 周 指导教师（签字） 0一、课题名称：简易数字频率计二、技术要求: （1） 被测信号的频率范围100Hz10kHz；（2） 输入信号为正弦信号或方波信号；（3） 用四位数码管显示所测频率值，并用红、绿色发光二极管表示单位；（4） 具有超量程报警功能。三、摘要：本设计报告主要包括对数字频率计设计的设计要求、整体方案设计、单元电路设计、电路的测试与调整、设计小结。设计要求包括了数字频

2、率计整体功能要求、系统结构要求及测试指标；整体方案设计包括算法设计和整体方框图及原理；单元电路的设计包括时基电路设计、闸门电路设计、控制电路设计、报警电路设计、整体电路图、整机元件清单；电路的测试与调整包括时基电路的调测、显示电路的调测、计数电路的调测、控制电路的调测、整体指标的调测。四、设计方案第一章 系统概述1.1综述数字频率计也称电子计数器，它是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生延时现象，造成测量误差、可靠性差。随着可编程逻辑器件的广泛应用，运用VHDL语言，将使整个系统大大简化，提高整体的性能和可靠性。数字频率计实际上就是脉冲计数器，即在单

3、位时间里（如1s，不同档位的时间不同）所统计的脉冲个数。它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率，而且还可以测量它们的周期。数字频率计的系统主要由输入整形电路、石英晶体多谐振荡器（555多谐振荡器）、分频器及量程选择开关、门控电路、逻辑控制电路、闸门、计数译码显示电路等组成。首先，把被测信号（以正弦波为例）通过放大整形电路将其转换成同频率的脉冲信号，然后将它加到闸门的一个输入端。闸门的另一个输入信号是门控电路发出的标准脉冲，只有闸门被打开时被测量的脉冲通过闸门进入到计数器进行计数。门控电路开通和关闭的时间是准确的。逻辑控制电路是控制计数器工作顺序的，使计数器

4、按照一定的工作程序进行有条理的工作（例如准备计数显示（锁存）清零准备下一次测量）。为了把此次课程设计做的尽善尽美，我们小组去图书馆查阅了大量有关资料，并有效利用网络资源，对数字频率计有了深入的了解。在设计过程中，我们首先对数字频率计的原理及工作过程有了准确的理解，然后小组开始讨论并得出此次设计基本路线，接下来每个人积极完成各自所要负责的部分，遇到不懂的互相探讨协作。最后对各部分进行综合，得出基本设计方案，在答疑时进行最后改进与完善，设计出一份完整的报告。1.2基本算法及方案讨论信号的频率就是信号在单位时间内所产生的脉冲个数，其表达式为f=N/T，其中f为被测信号的频率，N为技术其所累计的脉冲个

5、数，T为产生N个脉冲所需的时间。技术其所记录的结果，就是被测信号的频率。如在1s内记录1000个脉冲，则被测信号的频率为1000HZ。 测量频率的基本方法有两种：计数法和计时法，或称测频法和测周期法。计数值N1T被测信号标准闸门图1-1测频法测量原理计数法是将被测信号通过一个定时闸门加到计数器进行计数的方法，如果闸门打开的时间为T，计数器得到的计数值为N1，则被测频率为f=N1/T。改变时间T，则可改变测量频率围。如图1-1所示。 设在T期间，计数器的精确计数值应为N,根据计数器的计数特性可知，N1的绝对误差是N1=N+1,N1的相对误差为N1=(N1-N)/N=1/N。由N1的相对误差可知，

6、N的数值愈大，相对误差愈小，成反比关系。因此，在f已确定的条件下，为减少N的相对误差，可通过增大T的方法来降低测量误差。当T为某确定值时（通常取1s），则有f1=N1,而f=N，故有f1的相对误差：f1=(f1-f)/f=1/f 从上式可知f1的相对误差与f成反比关系，即信号频率越高，误差越小；而信号频率越低，则测量误差越大。因此测频法适合用于对高频信号的测量，频率越高，测量精度也越高。 计时法又称为测周期法，测周期法使用被测信号来控制闸门的开闭，而将标准时基脉冲通过闸门加到计数器，闸门在外信号的一个周期内打开，这样计数器得到的计数值就是标准时基脉冲外信号的周期值，然后求周期值的倒数，就得到所

7、测频率值。 首先把被测信号通过二分频，获得一个高电平时间是一个信号周期T的方波信号；然后用一个一直周期T1的高频方波信号作为计数脉冲，在一个信号周期T的时间内对T1信号进行计数，如图1-2所示。图2-2计时法测量原理若在T时间内的计数值为N2,则有：T2=N2*T1 f2=1/T2=1/(N2*T1)=f1/N2 N2的绝对误差为N2=N+1。N2的相对误差为N2=(N2-N)/N=1/NT2的相对误差为T2=(T2-T)/T=(N2*T1-T)/T=f/f1从T2的相对误差可以看出，周期测量的误差与信号频率成正比，而与高频标准计数信号的频率成反比。当f1为常数时，被测信号频率越低，误差越小，

8、测量精度也就越高。 根据本设计要求的性能与技术指标，首先需要确定能满足这些指标的频率测量方法。有上述频率测量原理与方法的讨论可知，计时法适合于对低频信号的测量，而计数法则适合于对较高频信号的测量。但由于用计时法所获得的信号周期数据，还需要求倒数运算才能得到信号频率，而求倒数运算用中小规模数字集成电路较难实现，因此，计时法不适合本实验要求。测频法的测量误差与信号频率成反比，信号频率越低，测量误差就越大，信号频率越高，其误差就越小。但用测频法所获得的测量数据，在闸门时间为一秒时，不需要进行任何换算，计数器所计数据就是信号频率。因此，本实验所用的频率测量方法是测频法。1.3总体设计方案框图及分析该设

9、计方案框图共有8部分组成，分别为输入通道、时基电路、闸门电路、分频电路、计数器、锁存器、译码显示电路及逻辑控制电路。如图1-3所示。报警器计数电路译码显示电路放大整形闸门电路被测信号逻辑控制电路基时电路门控电路 档位开关振荡器 图1-3 总体设计方框图 输入通道是由放大器、整形电路构成，将输入为任意波形的交流信号，转变为同频率且符合后级输入要求的信号。闸门电路即由一个与门构成，时基信号与整形后的信号经过它输入给下一级。计数器有四片74LS160组成，由上一级的进位输出作为时钟脉冲cp，当cp为高电平时开始计数，直到高电平时间结束。分频电路由7片74LS160组成，将输入信号的频率缩小到100K

10、HZ，10KHZ，1KHZ，100HZ，10HZ，1HZ，0.1HZ再根据档位需要选择频率送入计数器计数，用于量程扩展。计数锁存器由4个锁存器74LS175组成，在计数时间结束后由逻辑控制电路发出锁存信号，将当时的计数值锁存并送往译码显示器显示结果。时基电路由石英晶体多谐振荡器构成，发出不同时间的高电平的矩形脉冲作为计数时间。两片555定时器各自接成单稳态电路和两片JK触发器构成逻辑控制电路，产生复位与锁存信号。1.4各功能块的划分与组成本电路包括8个部分，分别为输入通道、时基电路、计数器、闸门电路、分频电路、译码显示电路、逻辑控制电路及锁存器。各个部分组成及功能如下：1.4.1输入通道由放大

11、器、整形电路构成。（1）放大器：放大器是将输入幅值较低的微弱信号放大到一定倍数，以符合后级电路的输入要求的信号。本电路采用741系列运算放大器，可利用其深度负反馈，自由选择反馈电阻，因此电压放大倍数可调，使用灵活。（2）整形电路：整形电路是将输入信号为任意波形的信号，整形成同频率的矩形脉冲信号，送入下一级的计数器进行计数。施密特触发器常利用触发器状态转换过程中的正反馈作用，将边沿变化缓慢的周期信号变为边沿很陡峭的矩形脉冲信号。由于在数字系统中矩形脉冲经传输后往往也会发生畸变。如：当传输线上电容较大时，波形的上升沿和下降沿将明显变坏；当传输线较长，且接收的阻抗与传输线的阻抗不匹配时，在波形的上升

12、沿和下降沿将产生震荡现象；当其他的脉冲信号通过导线间的分布电容或公共电源线叠加到矩形脉冲信号上时，信号将出现噪声。无论出现上述的哪一种情况，都可以通过用施密特触发器整形而获得比较理想的矩形脉冲波形。鉴于施密特触发器整形电路的诸多优点，本电路将起采用，且利用555定时器搭建，简单方便。1.4.2时基电路：时基电路的作用是产生一个标准的时间信号，即高电平持续时间，该时间可人为设定（根据不同量程选取0.01s、0.1s、1s、10s)。由于精度要求高，而用555定时器搭建的多谐振荡器产生频率不够稳定，并且计算参数较多，比较复杂，因此本次采用的方法是在多谐振荡器电路中接入石英晶体，组成石英晶体多谐振荡

13、器。石英晶体多谐振荡器的振荡频率取决于石英晶体的固有谐振频率f0 ，而与外接电阻、电容无关，本次设计采用固有谐振频率1MHz的石英晶体。石英晶体的振荡频率由石英晶体的结晶方向和外形尺寸所决定，具有极高的频率稳定性。 1.4.3计数电路：计数电路是将上级输入的时基闸门时间内计数脉冲的个数数出并输出给锁存器锁存。用于计数的芯片很多，如：74LS90、74LS190、74LS290、74LS160、74LS161、等等。本电路采用的是将四片74LS160芯片级连构成四位十进制加法计数器。 1.4.4闸门：闸门实际上就是一个简单的与门。将整形电路的输入信号与门控信号做与运算，以便输出矩形脉冲作为计数脉

14、冲。当门控信号为高电平1时，闸门开启，而门控信号为低电平0时，闸门关闭。显然，只有在闸门开启的时间内，被测信号才能通过闸门进入计数器，计数器计数时间就是闸门开启时间。可见门控信号的宽度一定时闸门的输出正比于被测信号的频率，通过计数显示系统把闸门的输出结果显示出来，就可以得到被测信号的频率。1.4.5分频电路：分频电路用于将石英晶体多谐振荡器产生的基时信号缩小10的n次方倍后再再通过档位选择开关选择合适的频率送往计数器计数，利用它可扩展量程。本电路利用7片74LS160级连成分频器，产生不同频率的基时信号，其中要用到的基时频率有100Hz，10Hz，1Hz，0.1Hz。1.4.6译码显示电路：译

15、码显示电路是将锁存器输出的数值进行译码并在数码管上显示出来。本电路由4片7447七段显示译码器-七段数码管构成。1.4.7逻辑控制电路：逻辑控制电路是由两片555定时器接成单稳态触发器以及两片JK触发器74LS107构成。利用时基信号通过第一片JK触发器产生计数门控脉冲做为第一片的触发信号，输出锁存信号，将计数结果锁存，使显示数值稳定；而第二片利用第一片的输出信号作为触发信号并输出复位信号将计数器清零。清零信号同时使第二片JK触发器开启以便使的一片JK触发器重新开启，进行下一次计数。1.4.8锁存电路：锁存电路是将计数器输入的数值锁存并送到译码显示器显示。如果在系统中不接锁存器，则显示器上的显

16、示数值就会随计数器的状态不停地变化，只有在计数器停止计数时，显示器上的显示数字才能稳定，所以计数器后必须接入锁存器。锁存器的工作状态是受单稳态触发器控制的，本设计用四片74LS175寄存器来锁存信号。 第二章 单元电路设计与分析 2.1输入通道 由于待测信号一般较小因此不用限幅，故输入通道由放大器、整形电路构成。（1）放大器：放大器是将输入幅值较低的微弱信号放大到一定倍数，以符合后级电路的输入要求的信号。本电路采用741系列运算放大器，可利用其深度负反馈，自由选择反馈电阻，因此电压放大倍数可调，使用灵活。（2）整形电路：整形电路是将输入信号为任意波形的信号，整形成同频率的矩形脉冲信号，送入下一

17、级的计数器进行计数。施密特触发器常利用触发器状态转换过程中的正反馈作用，将边沿变化缓慢的周期信号变为边沿很陡峭的矩形脉冲信号。由于在数字系统中矩形脉冲经传输后往往也会发生畸变。如：当传输线上电容较大时，波形的上升沿和下降沿将明显变坏；当传输线较长，且接收的阻抗与传输线的阻抗不匹配时，在波形的上升沿和下降沿将产生震荡现象；当其他的脉冲信号通过导线间的分布电容或公共电源线叠加到矩形脉冲信号上时，信号将出现噪声。无论出现上述的哪一种情况，都可以通过用施密特触发器整形而获得比较理想的矩形脉冲波形。鉴于施密特触发器整形电路的诸多优点，本电路将起采用，且利用555定时器搭建，简单方便。如图2-1所示，A1

18、为运算放大器，将输入信号放大100倍后送入下一级，即由555定时器接成的施密特触发器，将输入信号整形为矩形脉冲信号经一个非门缓冲输入给下一级。其中R0=1K，Rf=100K，C=0.01F。图2-1 放大整形电路图 2.2基时电路时基电路：时基电路的作用是产生一个标准的时间信号，即高电平持续时间，该时间可人为设定（根据不同量程选取0.01s、0.1s、1s、10s)。由于精度要求高，而用555定时器搭建的多谐振荡器产生频率不够稳定，并且计算参数较多，比较复杂，因此本次采用的方法是在多谐振荡器电路中接入石英晶体，组成石英晶体多谐振荡器。石英晶体多谐振荡器的振荡频率取决于石英晶体的固有谐振频率f0

19、 ，而与外接电阻、电容无关，本次设计采用固有谐振频率1MHz的石英晶体。石英晶体的振荡频率由石英晶体的结晶方向和外形尺寸所决定，具有极高的频率稳定性。如图2-2所示R1R2是两个1K的电阻，Y1是固有频率为1MHz的石英晶体，C1 C2是两个30pF的电容，U1A是一个非门，他们构成的石英晶体多谐振荡器产生1MHz的基时频率，输出给分频电路。图2-2基时电路图 2.3分频电路 分频电路用于将石英晶体多谐振荡器产生的基时信号缩小10的n次方后再再通过档位选择开关选择合适的频率送往计数器计数，利用它可扩展量程。本电路利用7片74LS160级连成分频器，产生不同频率的基时信号，其中要用到的基时频率有

20、100Hz，10Hz，1Hz，0.1Hz。其基本电路如图2-3所示。图2-3 分频电路图2.4闸门电路闸门实际上就是一个简单的与门。将整形电路的输入信号与门控信号做与运算，以便输出矩形脉冲作为计数脉冲。当门控信号为高电平1时，闸门开启，而门控信号为低电平0时，闸门关闭。显然，只有在闸门开启的时间内，被测信号才能通过闸门进入计数器，计数器计数时间就是闸门开启时间。可见门控信号的宽度一定时闸门的输出正比于被测信号的频率，通过计数显示系统把闸门的输出结果显示出来，就可以得到被测信号的频率。这里使用的是74F00，如图2-4所示。图2-4闸门电路图2.5门控及逻辑控制电路 门控及逻辑控制电路的功能是：

21、在时标脉冲的作用下，首先输出一个时标准时间（如1s）在这段时间内计数器记录下输入脉冲个数；然后逻辑控制电路发出一锁存保持信号，使记录下的脉冲个数被显示一段时间，以便观察者看清并记录下来；接下来逻辑控制电路一清零信号，使计数器清零，如图2-5所示，第一片JK触发器产生计数门控脉冲，第二片JK触发器是闭锁触发器，他保证第一片JK触发器形成一次门控信号后，需要间隔显示和清零两段时间后才能形成下一次门控信号；两片555定时器接成单稳态触发器第一片产生锁存信号并输出给74LS175，同时输出信号也输入第二片单稳态触发器以便产生清零信号输出给计数电路的47LS160，清零信号同时输出给第二片JK触发器，解

22、除其闭锁作用，以便第一片JK触发器产生新的门控脉冲。图2-5门控及逻辑控制电路图2.6计数电路计数电路是将上级输入的时基闸门时间内计数脉冲的个数数出并输出给锁存器锁存。用于计数的芯片很多，如：74LS90、74LS190、74LS290、74LS160、74LS161、等等。本电路采用的是将四片74LS160芯片级连构成四位十进制加法计数器。 被测信号从第一片74LS160的CP端输入，上一片74LS160的进位输出接到下一片74LS160得CP端，最后一片74LS160的进位输出接报警器，清零信号从每一片74LS160的异步清零端输入。每一片74LS160的输出端Q1，Q2，Q3，Q4分别接

23、到对应位置的74LS175的端输入1D，2D，3D，4D上去，其电路图如图2-6所示。图2-6计数电路图2.7锁存电路锁存电路是将计数器输入的数值锁存并送到译码显示器显示。如果在系统中不接锁存器，则显示器上的显示数值就会随计数器的状态不停地变化，只有在计数器停止计数时，显示器上的显示数字才能稳定，所以计数器后必须接入锁存器。锁存器的工作状态是受单稳态触发器控制的，本设计用四片74LS175寄存器来锁存信号。锁存信号输入每一片74LS175异步清零端，当低电平的锁存信号到来时才清零，这样就保证了读书和记录时间。每一片74LS175输出端1Q，2Q，3Q，4Q分别接到对应位置的7447的端输入AB

24、CD端上去。其电路图如图2-7所示。图2-7锁存电路图2.8译码显示电路译码显示电路是将锁存器输出的数值进行译码并在数码管上显示出来。本电路由4片7447七段显示译码器和七段数码管构成。如图2-8所示。图2-8译码显示电路图2.9档位选择电路 为了使用时方便最好使用四选一数字显示器进行自动换挡，但是本小组经过讨论无法得到如何自动控制，故用单刀六掷开关（软件中没找到四掷开关）手选择档位，档位由分频电路的100Hz,10Hz,1Hz,0.1Hz得到*100，*10，*1，*0.1档。每一档位都接一个LDE发光二极管，并标明对应档位倍数以便读数。如图2-9所示。图2-9档位选择电路图2.10超量程报

25、警电路 在计数电路的最后一片74LS160的进位输出端接一个LED发光二极管，当超出量程是发光报警。如图2-10所示。图2-10超量程报警电路第三章 系统综述数字频率计的系统主要由放大整形电路、石英晶体多谐振荡器、分频电路及量程选择开关、门控电路、逻辑控制电路、闸门、计数电路、译码显示电路等组成。首先，把被测信号（以正弦波为例）通过放大整形电路将其转换成同频率的脉冲信号，然后将它加到闸门的一个输入端。闸门的另一个输入信号是门控电路发出的标准脉冲，只有闸门被打开时被测量的脉冲通过闸门进入到计数器进行计数。门控电路开通和关闭的时间是准确的，它通过基电路产生的时标信号控制，而通过量程选择开关选择不同频率的时标信号，使门控电路的开启时间不同，从而使被测信号可输入的时间不同，这样就得到了不同的档位。逻辑控制电路是控制计数器工作顺序的，使计数器按照一定的工作程序进行有条理的工作（例如准备计数显示（锁存）清零准备下一次测量）。总体电路图第四章 结束语4.1 心得体会在为期一周的电子课程设计过程中，我们了解了数字频率计的工作原理，并且进一步学习了模拟电路仿真技术。同时还发现了自己的很多不足，自己知识的很多漏洞，认识到自己的思维还是不够活跃，认识到理论知识与实际应用之间还有很大的差距，为我们学习理论知识的同时必须做到理论联系实践，这样我们才能真正掌握这些知识。本次课程设计过程中