课程设计（论文）数字电压表电路设计报告

1、学院： 城市轨道交通学院 专业： 通信工程 学生姓名 ： 学 号 ： 指导教师 ： 完成时间 ： 2021年6月15日 数字电压表电路设计报告苏州大学目录课程设计要求及主要目的1、 设计方案的选择 v . 方案【一】v . 方案【二】v . 方案【三】v . 电压表原理框图二、 核心器件的性能分析v . 双积分式ad转换原理特性及参数选择v . 7135引脚图及功能说明v . 七段数码管v . mc1403简介v . 三极管v . 六反相器cd4069v . 74ls47功能及原理v . 设计安装及调试过程及原始数据v .心得体会小结v . 附图及原始数据 课程设计报告一、课程设计要求及主要目

2、的： 设计并制作一块数字电压表。要求掌握双积分a/d转换器的工作原理， 掌握集成化双积分a/d转换器icl7135和部分常用器件的正确使用方法。学会利用通用板实现电子元器件及自我连线（布线，非pcb板）的焊接，掌握模拟电路、数字电路的基本调试方法，分析常见故障的原因，并及时排除故障。采用 icl7135 高精度、双 积分 a/d 转换电路，测量范围直流 0-2000 伏，使用 lcd1601 液晶模块 显示，并可以与 pc 机进行串行通信。该电路设计新颖、功能强大、 可扩 展性强。关键词：电压测量，icl7135，双积分 a/d 转换器，数码管显示 ：l 课程设计应强调以能力培养为主，在独立完

3、成设计任务同时应注意多方面能力 的培养与提高，主要包括以下方面： 独立工作能力和创造力； 综合运用专业及基础知识，解决实际工程技术问题的能力； 熟悉常用电子仪器操作使用和测试方法； 写技术报告和编制技术资料的能力； 培养同学之间合作与交流的能力；电路检测与故障排查能力；二设计方案的选择：1 方案【一】如图1所示，本系统所设计的4 1/2电压表由icl7135-4 1/2位a/d转换器、三极管9013驱动阵列、74ls47bcd到七段锁存-译码-驱动器、共阳极led发光管、基准电源、时钟及量程开关电路组成。4 1/2位是指十进制0000019999，只有4位完整显示位，其数字范围为09，而其最高

4、位只能显示0或1，故称为半位。2 方案【二】cc7107 数字电压表该方案把直流电压和交流电压转换电路直接同芯片 cc7107 连接组成，cc7107 是 cmos 3 1/2 位单片双积分式 a/d 转换器，它有极大的优点，它将模拟部分的如 缓冲器、积分器、电压比较器、正负电压参考源和模拟开关，以及数字部分如振荡 器、计数器、锁存器、译码器、驱动器、和控制器、逻辑电路全部集成在一个芯片 上。使用时只需接少量的电阻、电容和显示器件，就可以完成模拟量到数字量的转 换。缺点：精度比较低，且内部电压转换和控制 部分不可控制。 优点：价格低廉。3 方案【三】选用单片机 at89s52 和 a/d 转换

5、芯片adc0809 实现电压的转换和控制，用四位数码管显示出最后的转换电压结果。 缺点：价格稍贵； 优点：转换 精度高，且转换的过程和控制、显示部分可以控制。根据以上优缺点以及课程设计要求选择：方案【一】三核心器件的性能分析 v 双积分式ad转换原理与特性与参数选择 典型的双积分式ad转换电路的基本组成可以用图3-24表示之。它的一次转换基本工作原理可以分成三个工作阶段来描述。图3-24 双积分式ad转换电路之基本组成第一阶段t1，模拟开关s1导通，其余各模拟开关断开，此阶段可称为对输入电压积分采样阶段。通常，在进入此阶段之前，积分器的输出已被复零。所以，当输入电压vi为正时，积分器输出向负渐

6、增；当输入vi为负时，积分器输出向正渐增，如图3-25所示。积分器输出电压的变化速率与输入电压成正比： (3-13)图3-25积分器输出电压波形采样阶段所经历的时间t1(t1=t1-t0)是一常值。它常常以计数器对时钟脉冲fcp计数来确定。例如，计数器以0累计到n1所对应的时间n1tcpn1fcp作为t1，也就是说计数器从0计到n1所经历的时间作为对输入电压的积分阶段。t1阶段结束时刻积分器之输出电压为： (3-14)式中之表示在t1阶段中vi之积分平均值，如果输入电压vi是常值，则= vi。将t1=n1/fcp代入上式，即可得 (3-15)第二阶段t2(t2t2-t1)，模拟开关s2或s3导

7、通，其余开关断开。此阶段可称为对参考电压回积阶段。如果采样阶段t1中vi0，则，t2阶段s2导通，s3断开，使积分器之输出从一开始的-vit1/rc回积到0。反之，如果t1阶段中vi0，则t2阶段s3导通，s2断开，使积分器之输出从一开始的+|vi|t1/rc回积到0。vint在t2阶段的波形如图3-25所示。由于t2阶段积分器对固定的参考电压积分，所以vint之斜率不变。根据回积过程，t2阶段的时间长度决定于：即 (3-16)此式表明，在t1和vr均为常数时，t2与成正比，实现了v/t转换。如果t2也用同一时钟脉冲fcp对计数器计数来测量，则在此阶段中计数器所累计的数n2=t2fcp。将此关

8、系和n1=t1fcp一起代入式(3-16)，即可得出 (3-1第三阶段t3，模拟开关s4和s5导通，其余断开。此阶段可称为复零与准备阶段。这是个辅助阶段，它要为本次转换作结束工作，为下次转换作好准备工作。在此期间，逻辑控制电路将进行一系列逻辑操作：例如，从t2结束瞬时开始，可能需要暂时休止控制门的开放，把计数器所累计的数n2送到数据锁存器寄存，以供显示或数据输出；n2被锁存之后计数器要复零，以便为下一次转换作好准备；控制s4和s5导通，积分器被充分放电而复零；等等。具有自动复零功能的双积分式ad转换器中，还在这一阶段中安排贮存运算放大器失调与误差电压。对于每一次转换来说，积分电容上在t1(对输

9、入电压积分)阶段中所充得的电荷与在t2(对参考电压回积)阶段中所放掉的电荷是相等的。这种周期性电荷平衡的过程是所有积分式ad转换器的共同的物理过程。为了满足对双极性输入电压进行双积分式ad转换的要求，图3-24电路结构中设置了+vr和-vr一对参考电压，并通过对相应的模拟开关的控制，实现自动极性的转换要求。双积分式ad转换器的一个重要特性是组成电路中需要的精密元件数量很少。在导出公式(3-16)和(3-17)过程中可以得知，无论是积分器电阻r和电容c，还是时钟频率fcp，都被约掉，在最终的结果中都与它们无关。这就是说，只要在一次转换的短时间过程中，它们没有变化，就不会对转换结果发生影响。虽然双

10、积分式ad转换器转换速率比较低，例如23次s，但在不到1s的时间内，要求rc以及fcp，保持不变，是不难做到的。即使使用最普遍的金属膜电阻和涤纶电容等元件，就已经可以实现0010.1的转换精度。至于电路中的运算放大器和电压比较器的失调、漂移影响，通常可采用电容记忆动态校零或者寄存器记忆数字校零的补偿办法，将它抑制到很低的程度，从集成电路制造工艺上考虑，这种电路也易于实现cmos单片集成化，生产出性能价格比很高的单片集成ad转换器。双积分式ad转换器的另一重要特性是它对对称交流干扰或者尖峰脉冲干扰具有很强的抑制能力。双积分式ad转换过程中，对输入电压vi起作用的是采样阶段t1，直接影响转换结束的

11、是t1结束瞬时积分器的输出电压vint。如果在t1期间vi 中存在着瞬时峰值很大而平均值很小的尖峰干扰，经积分低通滤波作用后，对t1阶段的积分终值影响可能很小，这样，最终产生的转换误差并不大，甚至可能微不足道。要抑制对称干扰影响，例如50hz工频干扰，应选择t1是干扰信号周期的整数倍。为抑制工频干扰，对我国来说，t1=20ms，40ms，60ms，为宜，图3-28可以说明双积分式ad转换对交流干扰的抑制原理。由于积分器的初始值为0，不管输入信号中混杂的交流干扰信号初相角为何值，只要t1是它的周期的整数倍，则t1末的积分终值均与此交流信号无关，而只决定于vi中的直流成分。图3-28 双积分式ad

12、转换对交流干扰的抑制作用在实际电路中，钟频往往用多谐振荡器或石英晶体振荡器产生，由它所产生的钟频往往不能严格地保持t1与工频周期的整数倍比值关系，这就会降低对工频交流干扰的抑制能力。如果对抑制工频干扰有更高的要求时，一般可采取以下两种技术。一种是采取过零同步触发措施。仔细比较图3-28(a)和(b)可知，如果工频周期稍有变化，t1末的积分终值(即a点电压)受交流分量的影响。(a)的情况就比(b)的情况要小些。其理由是因3-32(a)中的正弦分量的积分是余弦量，a点附近0，而图3-28(b)中的余弦分量的积分是正弦值，a点附近为最大，对t1终值的影响较大。因此，可以用交流干扰信号越零瞬时产生一触

13、发脉冲去启动双积分ad转换的办法实现图3-28(a)的转换方案。另一种技术是采用倍频电路，由锁相倍频器产生50hz整数倍的钟频提供给双积分ad转换器。锁相环路能自动跟踪工频交流的频率，即使工频有变化，也能精确地实现t1与工频周期成整数倍的关系。应当指出，实际系统对工频干扰的抑制能力总是有限的，因为干扰信号往往并非是理想的对称正弦波，只要正、负半周不对称，存在很小的直流平均分量，则干扰的影响就表现出来了。由t1宜取为交流干扰信号周期整数倍的关系，可得出双积分式ad转换器的钟频fcp的选择方法，设f为交流干扰信号的频率，则 ，式中之m是倍数，常取值1，2，3等整数。将t1=n1fcp代入上式，即可

14、得出 ， 式中的n1是计数器在t1期间对fcp的计数值。对字位的ad转换器来说，n1常取2000或者1000。有的双积分式集成ad转换器(如mcl4433)，钟频fcp输入后又经二分频后再接到计数器，虽然t1阶段计数值为2000，但使用(3-18)式时，应以n1=4000代入。通常，双积分式ad转换器的一次转换周期tc是由设计者根据目视仪表的数据剧新速率要求或者数据采集速率要求来选定的。例如，对一般目视仪表来说，数据刷新速率为13次s。而ad转换器的内部时序电路设计上往往已确定了tc(24) t1。例如mcl4433型和icl7107型两种字位双积分式ad转换器，tc4t1。选取fcp时应先根

15、据tc要求初选t1为20ms或40ms或60ms等，然后按(3-18)式确定钟频fcp。如果要优先考虑抑制工频干扰要求，就不能随意选ad转换周期tc。对集成化双积分式ad转换器来说，积分电阻rint和积分电容cint往往是外接元件，其数值也需要按具体的工作条件计算确定。导出计算公式的基本原则是充分利用积分放大器的线性动态范围。即在满量程输入vimax时，使积分放大器的输出达到可利用的线性区的限值vintmax。例如，对应图3-25特性的ad转换电路来说，应满足下列关系 (3-19)在实际的双积分式ad转换器中，由于非理想的因素存在，仍然会造成转换误差，下面列举几项作简要说明。非理想的模拟开关可

16、造成ad转换误差，尤其是关断状态下的漏电流影响。积分电容器和记忆(存贮)电容器的漏电以及吸附效应，可造成ad转换的非线性误差。通常，这类电容器应选用高品质的电容器，像聚苯乙烯、聚丙烯、聚碳酯等薄膜为介质的电容器。字位的双积分式ad转换器中，也可以采用普通的涤纶电容器和独石电容器，因为它们的价格低，体积又小。运算放大器的有限开环增益、有限频响以及失调漂移的影响，也会造成ad转换误差。目前，为克服运放的失调与漂移的影响，常采用自校零的办法，保证了零点的长期稳定性。v 7135引脚图及功能说明: 7135是采用mos工艺制作的单片机4 1/2位a/d转换器，只要附加译码器，数码显示器，驱动器及电阻电

17、容等元件，就可以组成一个满量程为2v的数字电压表。1.在每次a/d转换前，内部电路都自动进行调零操作。 2.在+2000字（2v，满量程）范围内，保证转换精度+1字。 3.具有自动极性转换功能。 4.输出电流典型值1pa5所以输出端和ttl电路相容。 5.有过程（or）和欠量程（ur）标志信号输出，可用作自动量程转换的控制信号。 6.输出为动态扫描bcd码。 7.对外提供六个输入，输出控制信号（r/h，bush,st,pol,or,ur）,因此除用于数字电压表外，还能与异步接收/发送器，微处理器或其他控制电路连接使用。 8.采用28外引线双列直插式封装，外引线功能端排列如图所示。各外引线功能端

18、文字符号说明如下： v- 负电源端， reference 外接基准电压输入端， analog common模拟地， int积分器输出，外接积分电容（cint)端， az外接调零电容（caz)端， buff缓冲器输出，外接积分电阻（rint)端， rr+、rr-外接基准电压电容（cr)端， inlo、inhi被测电压（低、高）输入端， v+正电源端， d5、d4、d3、d2、d1位扫描选通信号输出端，其中d5（msd）对应万位数选通，其余依次为d4、d3、d2、d1（lsd，个位）， b8、b4、b2、b1bcd码输出端，采用动态扫描方式输出， bust指示积分器处于积分状态的标志信号输出端，

19、clk时钟信号输入端， dgng数字电路接地端， r/h转换/保持控制信号输入端， st选通信号输出端，主要用作外部寄存器存放转换结果的选通控制信号， or过量程信号输出端， ur欠量程信号输出端。 在电路内部，clk和r/h两个输入端上分别设置了非门和场效应管的输入电路，以保证该两端在悬空时为高电平。v+ = +5v，v- =-5v，ta=25，时钟频率为120khz时，每秒可转换3次。 功耗：1000mw（max）；电源电压：v+：+6v（max）；v-：-6v（max）7135引脚使用数字部分主要由计数器、锁存器、多路开关及控制逻辑电路等组成。7135一次a/d转换周期分为四个阶段：1、

20、自动调零（az）；2、被测电压积分（int）；3、基准电压反积分（de）；4、积分回零（zi）。具体内部转换过程这里不做祥解，主要介绍引脚的使用。1、r/h（25脚） 当r/h=“1”（该端悬空时为“1”）时，7135处于连续转换状态，每40002个时钟周期完成一次a/d转换。若r/h由“1”变“0”，则 7135在完成本次a/d转换后进入保持状态，此时输出为最后一次转换结果，不受输入电压变化的影响。因此利用r/h端的功能可以使数据有保持功能。若把 r/h端用作启动功能时，只要在该端输入一个正脉冲（宽度300ns），转换器就从az阶段开始进行a/d转换。注意：第一次转换周期中的az阶段时间为9

21、001-10001个时钟脉冲，这是由于启动脉冲和内部计数器状态不同步造成的。2、/st（26脚） 每次a/d转换周期结束后，st端都输出5个负脉冲，其输出时间对应在每个周期开始时的5个位选信号正脉冲的中间，st负脉冲宽度等于1/2时钟周期，第一个st负脉冲在上次转换周期结束后101个时钟周期产生。因为每个选信号（d5-d1）的正脉冲宽度为200个时钟周期（*只有az和de阶段开始时的第一个d5的脉冲宽度为201个clk周期），所以st负脉冲之间相隔也是200个时钟周期。需要注意的是，若上一周期为保持状态（r/h=“0”）则 st无脉冲信号输出。 st信号主要用来控制将转换结果向外部锁存器、ua

22、rts或微处理器进行传送。3、busy（21脚） 在双积分阶段（int+de），busy为高电平，其余时为低电平。因此利用busy功能，可以实现a/d转换结果的远距离双线传送，其还原方法是将busy和clk“与”后来计数器，再减去10001就可得到原来的转换结果。4、or（27脚） 当输入电压超出量程范围（20000），or将会变高。该信号在busy信号结束时变高。在de阶段开始时变低。5、ur（28脚） 当输入电压等于或低于满量程的9%（读数为1800），则一当bust信号结束，ur将会变高。该信号在int阶段开始时变低。6、pol（23脚） 该信号用来指示输入电压的极性。当输入电压为正，则

23、pol等于“1”，反之则等于“0”。该信号de阶段开始时变化，并维持一个a/d转换调期。7、位驱动信号d5、d4、d3、d2、d1（12、17、18、19、20脚） 每一位驱动信号分别输出一个正脉冲信号，脉冲宽度为200个时钟周期，其中d5对应万位选通，以下依次为千、百、十、个位。在正常输入情况下，d5- d1输出连续脉冲。当输入电压过量程时，d5-d1在az阶段开始时只分别输出一个脉冲，然后都处于低电平，直至de阶段开始时才输出连续脉冲。利用这个特性，可使得显示器件在过程时产生一亮一暗的直观现象。 8、b8、b4、b2、b1（16、15、14、13脚） 该四端为转换结果bcd码输出，采用动态

24、扫描输出方式，即当位选信号d5=“1”时，该四端的信号为万位数的内容，d4=“1”时为千位数内容，其余依次类推。在个、十、百、千四位数的内容输出时，bcd码范围为0000-1001，对于万位数只有0和1两种状态，所以其输出的bcd码为“0000”和 “0001”。当输入电压过量程时，各位数输出全部为零，这一点在使用时应注意。 最后还要说明一点，由于数字部分以dgng端作为接地端，所以所有输出端输出电平以dgng作为相对参考点。 基准电压，基准电压的输入必须对于模拟公共端com是正电压。v 七段数码管：七段数码管 正面对自己，左下角为1脚。 com接，为共阳； com接，为共阴。v mc1403

25、简介 mc1403是低压基准芯片。一般用作812bit的d/a芯片的基准电压等一些需要基本精准的基准电压的场合。基准电压模块。采用精密稳压稳mc1403。图2 温压电源lm336管脚2和3之间输出电压恒定在2.5v，1脚悬空。测试前调节10k电位器使中间抽头输出电压为1v，提供7135正常工作所需的标准电压。芯片引脚图： .+-+-+-+ .vin.|1.+-+.8|.nc .vout.|2.7|.nc .gnd.|3.6|.nc .nc.|4.5|.nc .+-+ vin接电源输入，gnd接底，vout加一个0.1uf1uf的电容就可以了。 vout一般用作812bit的d/a芯片的基准电压

26、。 v 三极管三极管提供开关电源。采用9013三极管。三极管的引脚图见图6：图6三极管有三个管脚，分别是发射极e，基极b，集电极c。本实验采用npn三极管c9013(7)，当vbe大于0.5v时，be间的pn结导通，因此三极管可用作开关，控制数码管的com管脚来控制数v 六反相器cd4069时钟信号模块。采用mci4069ub芯片。 本实验中利用反向器和电阻电容构成振荡电路，为icl7135芯片提供一定频率的clk信号。反相器cd4069真值表见表1：ay0110v 74ls47功能及原理：74ls47是bcd-7段数码管译码器/驱动器， 74ls47的功能用于将bcd码转化成数码块中的数字,

27、通过它解码， 可以直接把数字转换为数码管的显示数字， 从而简化了程序，节约了 单片机的io开销。 译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系。74ls47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用，表2列出了74ls47的真值表，表示出了它与数码管之间的关系。(1)lt()：试灯输入，是为了检查数码管各段是否能正常发光而设置的。当lt()=0时，无论输入a3 ，a2 ，a1 ，a0为何种状态，译码器输出均为低电平，若驱动的数码管正常，是显示8。(2)bi()：灭灯输入，是为控制多位数码显示的灭灯所

28、设置的。bi()=0时。不论lt()和输入a3 ，a2 ，a1，a0为何种状态，译码器输出均为高电平，使共阳极数码管熄灭。(3)rbi(-)：灭零输入，它是为使不希望显示的0熄灭而设定的。当对每一位a3= a2 =a1 =a0=0时，本应显示0，但是在rbi(-)=0作用下，使译码器输出全为高电平。其结果和加入灭灯信号的结果一样，将0熄灭。(4)rbo()：灭零输出，它和灭灯输入bi()共用一端，两者配合使用，可以实现多位数码显示的灭零控制。74ls47功能表输入 输出显示字型 d c b a 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 11 1

29、1 1 1 1 18无无1 1 1 0 0 0 01 1 0 0 0 11 1 0 0 1 01 1 0 0 1 11 1 0 1 0 01 1 0 1 0 11 1 0 1 1 01 1 0 1 1 11 1 1 0 0 01 1 1 0 0 11 0 0 0 0 0 0 1 1 1 1 0 0 10 1 0 0 1 0 00 1 1 0 0 0 00 0 1 1 0 1 00 0 1 0 0 1 00 0 0 0 0 1 01 1 1 1 0 0 00 0 0 0 0 0 00 0 1 1 0 0 001234567891 1 1 0 1 0 1 1 1 1 1 10 1 0 0 1 1

30、1 1 1 1 1 1 1 1无效输入电压表电路总图：四、设计安装及调试过程：1 安装过程以提供基准电压的模块产生的1v基准电压经icl7135芯片的2，3脚接入；被测电压信号经icl7135芯片10，9脚接入；系统所需要的时钟信号从22脚输入，时钟信号由4069接电阻、电容震荡产生；参考电压贮存电容cr一般选取1f，接在7、8两脚；b8、b4、b2、b1是bcd码输出端，并在d5d1各端上同步出现字位选通脉冲，它们配合74ls74驱动及7段数码管以显示数据。2 调试过程在焊接好电路后，先用万用表蜂鸣档检查确认电路的连线没有问题后；先不插上芯片，把外加的正、负5v电压加上，再在芯片座上用电压表电压档测好该是+5v或者-5v电压的引脚确实电压正确后（保证电路连线正确，保证芯片插上后能够正常工作，不至于烧坏芯片）；调节提供基准电压模块中的电位器使输入到icl7135芯片2脚的基准电压为1.000v； 断电后插上三块芯片，再先接入+5v电压，好的状态是所有数码管都亮，并可能会不断地闪，再接入-5v电压，正常情况下，在将被测电压的输入的两端短接时（即让输入电压为0v），数码管应该显示0v电压，否则要检查电路连线等；在以上都正确后加入被测电压，正常就会得到正确的