脉冲占空比测量设计报告讲解

1、设 计 报 告 告课题：脉冲占空比测量 设计者： * 指导老师 ：白老师 组号：第六组2014年7月 20号 摘要：一般我们都采用测量周期的方法测量占空比。本设计是采用硬件的方法测量脉冲 矩形波的占空比。 对被测信号进行 100倍频处理， 再测量信号高电平期间的脉冲个数， 除于 100，即为占空比，这样可较准确地测出高电平在整个周期的比例。用计数器对高电平的脉 冲进行计数。 当原信号的下降沿到来时将锁存对高电平的计数值， 并送入译码显示。 用定时 器控制锁存器的刷新速度，这样就可方便准确地测出该波形的占空比。关键词 : 锁相环芯片 HCF4046 脉冲占空比 555 构成的单稳态电路 100进

2、制计数器目录1 系统设计 31.1 设计要求 31.2 方案论证 31.2.1 方案一：由锁相环、计数器构成的脉冲占空比测量 31.2.2 方案二：由单片机构成的脉冲占空比测量仪 31.3 系统设计框图 32. 单元模块设计 52.1 倍频单元电路 52.1.1 电路原理图 52.1.2 工作原理 62.1.3 参数选择 62.2 计数器电路 72.2.1 电路原理图 72.2.2 工作原理 72.3 单稳态电路 82.3.1 电路原理图 82.3.2 工作原理 82.3.3 参数选择 92.4 显示电路 92.4.1 电路原理图 92.4.2 工作原理 102.4.3 参数选择 103. 系

3、统测试 114. 结论 125. 参考文献 126. 附录 131 系统设计1.1 设计要求（ 1）量程： 0 99%，显示器最大显示数为 99 （即 99%），误差绝对值均小于 1%；（ 2）分频率： 1%；（3）被测信号频率范围：2Hz 5KHz电源电压：+5V;（4）触发-定时电路的暂态时间由电阻 R和电容C决定，其选值应保证数码管显示的读数 不出现闪烁现象。1.2 方案论证1.2.1 方案一：由锁相环、计数器构成的脉冲占空比测量本方案是采用锁相环电路与 100 进制加法计数电路，将输入信号 100 倍频，通过计数 器测量待测信号在高电平态的倍频的脉冲个数， 该脉冲个数刚好是待测脉冲的占

4、空比， 利用 锁存器与单稳态电路控制输出译码显示。该电路结构紧凑，精确度高，能测量较高的频率， 因此选择此方案更佳。1.2.2 方案二：由单片机构成的脉冲占空比测量仪本方案采用单片机对脉冲上升沿与下降沿的捕捉，通过定时器的定时分别测量出电平 值和脉冲周期， 通过计算得到占空比值。 该方案虽具有可行性， 但单片机对脉冲周期有一定 的要求，这是由于单片机执行指令需要一定的指令周期决定的，因此不能测量较高的频率。 因此测量较高频率的脉冲该方案有一定的缺陷。1.3 系统设计框图2.单元模块设计2.1倍频单元电路2.1.1电路原理图I 5|3 141 1CN3q8 9?LUo3DNG+5V6厂12H5K

5、1NiiIC2 7490R R M MDSSG M M2 07 6ccv OKb1KbIC9CAVCOUTPCPPC1PC2HCIVCINZENi21340469151441 CToo V N NRS1R RDNG1R4JlMR310CKC22242.1.2工作原理柜制粧Ud图2 HCF4046工作原理图被测信号Vin从14脚输入后，经放大器 A进行放大、整形后加到相位比较器i、n的输入端，开关K拨至13脚（因为要求是边沿触发），则比较器I将从3脚输入的比较信号 U0与输入信号Ui作相位比较，从相位比较器输出的误差电压则反映出两者的相位差。经r3、R4及C2滤波后得到一控制电压 Ud加至压控振

6、荡器 Vco的输入端9脚，调整Vco的振荡频 率fi，使fi迅速逼近信号频率 fin。Vco的输出再进入相位比较器I,继续与U。进行相位比较，最后使得fi = f。，两者的相位差为一定值，实现了相位锁定，即4脚上信号经过7490 构成的100进制计数器后，4脚频率发生改变。由图 2可得，仏工籍,又因为锁相环中3 脚的频率与14的频率相等，则f1二fin,所以f0 =100 fin 。2.1.3参数选择因为 HCF4046 的工作条件为VCC3V-18V ,R,R2 -10k ,R4 ：1IM,C1 -100pF由最小频率fmix-R2(C132pF)，最大频率気=蕊F分析得，在3 5V的情况下

7、，为满足被测信号频率范围 2Hz-5KHz 故取 & =5K, R3 = 100KR4 = iMiC, = 100pF2.2计数器电路2.2.1电路原理图T1R2390181K IR2410K34121CCVCNCN3q2q1Q5CCV CN34CN3q2q1Q21OQ11KLC900 卜 c74C8DNG20 Mokl.C7DNG20 Mi MUo42.2.2工作原理7490是二一五一十进制计数器，把输入计数脉冲加在CLK 0端，即CLK 0=100倍频信号，且把Q。与CLK1从外部连起来，则电路将对计数脉冲按照8421BCD 码进行异步十进制加法计数。若将这两片 7490相联，贝U构成10

8、0进制的加法计 数器。由于当MR1二MR? =1 , ME二MS? =0时，则计数器清零，与CP无关；当MR二MR? =0, MS1二MS? =0时，则计数器计数，CP下降沿有效。把被测信号取反后送入MR和MR2，可实现在被测信号的高电平时期计数， 低电平时期保持 清零状态。2.3单稳态电路2.3.1电路原理图R21+5VHZZI1M+LIOVCR CVDISQ小IC6TRIG555THRDNGR251KC76 101占C5 1.0UF2.3.2工作原理采用555构成的单稳态电路,当电路无触发信号时电路工作在稳态，当UI的下降沿来时，电路被触发，立即由稳态跳到暂稳态，则电路开始对电容C5充电，

9、当电容上的电压上升到2Vcc/3时，电路从暂稳态跳到稳态，这状态保持到下一个 UI的下将沿来时。此后不断的重复以上过程。因此在555的3脚输出矩形波，并将3脚的信号送给74LS273的CLK端，使74LS273在一个555周期内锁存一个数 据，从而实现数码管显示一个数据。为了满足触发信号的脉冲宽度小于输出的脉冲宽度，需在输入信号端接入 RC微分电路。输出脉冲的宽度即暂稳态的时间也即 电容充电时间，而暂稳态的持续时间取决于外接电容和电阻，由分析得，Vcc UcRdUdtRC二 CdtdUVcc -Uc解得tw =RCI n3 =1.1RC2.3.3参数选择1.电容：由式 （2.1 ）可得电容充电

10、时间为tw=1.lRC,选电容为1.0uF,C5=1.0uF;对电容C6,没有特殊要求，因此可选C6=0.1uF, C7应满足微分电路可产生一个尖脉冲,取60pF以上可满足要求,因此取C7=66pF.因此取C5=1.0uF,C6 =0.1uF, C7 =66pFo2.电阻：由式（2.1 ）得，为了使数码管1s刷新一次，因此可得 t1 sR w6 1M1,因此取 R21 =1M o1.1C1.1*1062.4显示电路2.4.1电路原理图geshi13 4 7 83 4 7 8242工作原理将74LS273的输出送给CD4511的输入端,经CD4511译码后送数码管显示。 CD4511具有较高的输

11、出驱动能力，CD4511电源电压为5V时的最大输出电流20m A。接入电路时VDD,LT和BI脚接高电平，LE和VSS脚接地,A、B C D为四位 二进制输入端，引脚a、b、c、d、e、f、g分别接数码管对应的端口，这样即实 现显示功能。2.4.3参数选择电阻：数码管的段电流为3mA,当它发光时压降 为1.8V，贝U线流电阻5-18R =二 1.06KI | ,因此电阻 R取 1K1。3*103.系统测试绘制PCB图，焊接电路。实验测得的波形如下: 锁相环3、4脚波形：555单稳态2脚输入波形:4. 结论经实验测试由示波器观测得以下现象：1、HCF4046的第3引脚的输出与输入信号同频同相，但

12、占空比不同;2、 HCF4046的第4引脚的输出频率是输入信号频率的100倍；3、晶体管9018的集电极和基极的信号同频反相；4、555芯片的第2引脚的信号波形为尖端窄脉冲；5、555芯片的第3引脚的输出波形为矩形波；5. 参考文献1 余孟尝数字电子技术基础简明教程（第二版）M.北京：高等教育出版社,1999.384-3872 杨素行.模拟电子技术基础简明教程（第二版）M.北京：高等教育出版社，1998.541-5433 张肃文.高频电子线路（第四版）M.北京：高等教育出版社，2004.479-505 。6附录6.1器件清单序号名称型号及规格器件位号数量1电阻1MR4,R212100KR3110KR22,R2425KR321KR14R20,R6R13,R23,R25,162集成块7490IC1 IC4474LS273IC51555IC6