60进制计数器设计

1、60进制计加法数器得设计设计报告姓名：学号：班级:应用电子1 001系别：电子工程系指导教师：时 间：20 1 25282 0 12611、概述21、1计数器设计目得31、2计数器设计组成 2、六十进制计数器设计描述2、1设计得思路62、2设计得实现63、六十进制计数器得设计与仿真73、1基本电路分析设计73、2计数器电路得仿真104、总结134、1遇到得问题及解决方法1 34、2实验得体会与收获14 1概述计数器就就是一个用以实现计数功能得时序部件，它不仅可用来及脉冲数, 还常用作数子系统得定时、分频与执行数字运算以及其它特定得逻辑功能。计数器种类很多。按构成计数器中得各触发器就就是否使用一

2、个时钟脉 冲源来分，有同步计数器与异步计数器。根据计数制得不同，分为二进制计数器、 十进制计数器与任意进制汁数器。根据计数器得增减趋势，乂分为加法、减法与 可逆计数器。还有可预制数与可变程序功能计数器等等。口前，无论就就是TTL 还就就是CMO S集成电路，都有品种较齐全得中规模集成讣数器。使用者只要 借助于器件手册提供得功能与工作波形图以及引出端得排列，就能正确运用这些 器件。计数器在现代社会中用途中十分广泛，在工业生产、各种与记数有关电子产 品。如定时器，报警器、时钟电路中都有广泛用途。在配合各种显示器件得悄况 下实现实时监控，扩展更多功能。1、1计数器设计目得1）每隔Is,计数器增1;能

3、以数字形式显示时间。2）熟练掌握计数器得各个部分得结构。3）计数器间得级联。4）不同芯片也可实现六十进制。1、2计数器设计组成1）用两个741s 19 2芯片与一个与非门实现。2）当定时器递增到5 9时,定时器会自动返回到0 0显示，然后继续计时。3）本设计主要设备就就是两个74LS 1 6 0同步十进制计数器,并且由200H乙5 V电源供给。作高位芯片与作低芯片 位之间级联。4）两个芯片间得级联。2、六十进制计数器设计描述2、1设计得思路1）芯片介绍：74LS 192为加减可逆十进制计数器,CPU 端就就是加计数器时钟信号,CPD就就是减计数时钟信 号RD=1时无论时钟脉冲状态如何，直接完成

4、清零功 能。RD=O, LD=O时，无论时钟脉冲状态如何，输入信 号将立即被送入计数器得输出端，完成预置数功能。2）十进制可逆计数器74LS 1 9 2引脚图管脚及功能表3）74LS1 9 2就就是同步十进制可逆计数器,它具有双时钟 输入，并具有清除与置数等功能，其引脚排列及逻辑符号 如下所示：16 而阿而両而1091113Ld LaJ Ld7 LUV(r Po MR TCd TCu PL 巳 P3P1 Qi Qo CPd CPU 0203 6ND(a)POQOPlQIP2Q2P3Q3CPuTCuCPdTCdPLMR15 二10 95TT1432671213(b)图54 74LS192得引脚排

5、列及逻辑符号（a）引脚排列（b）逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出 端，为非同步借位输出端,PO、Pl、P2、P3为计数器输入端,为清除端,QO、QI、Q2、Q3为数据输出端。输入输出MRp3P2p1POQ3Q2Q1Q01XXXXXXX000000XXdcbadcba011XXXX加计数011XXXX减计数4）利用两片7 41S19 2分别作为六十进制计数器得高位与 低位，分别与数码管连接。把其中得一个芯片连接构成 十进制计数器，另一个通过一个与门器件构成一个六进制计数器。5）如下图:Vo： Po MR TCo TCu PL 巴 P3P0Q0P1QiP2Q2P3Q

6、3CPuTCuCPdTCdPLMR15二105 迢 12设计得实现1）两芯片之间级联;把作高位芯片得进位端与下一级up端 连接这就就是由两片74LS 192连接而成得60进制计数 器，低位就就是连接成为一个十进制计数器，它得elk端 接得就就是低位得进位脉冲。高位接成了六进制计数器。 当输出端为01 0 1得时候在下个时钟得上升沿把数据 置数成0 00 0这样就形成了进制计数器,连个级联就成 为了 60进制计数器,分别可以作为秒与分记时。2）方案得实现：使用2 00HZ时钟信号作为讣数器得时钟脉冲。根据设计基理可知，计数器初值为0 0,按递增方式计数，增到59时，再自

7、动返回 到0 0。此电路可以作为简易数字时钟得分钟显示。下图为60进 制计数器得总体框图。图1系统总体框图 3、六十进制计数器得设计与仿真3、1基本电路分析设计1）十进制计数器（个位）电路木电路采用74LS160作为十进 制计数器，它就就是一个具有异步清零、同步置数、可 以保持状态不变得十进制上升沿计数器。2）功能表如下；表1十进制计数器功能表CPRDL DEPET工作状态X0XX置零t10XX预置数X1101保持X11X0保持t1111计数连接方式如下图:译码显示3）十进制计数器（十位）电路獸懑中输入图4 时钟脉冲电路5）置数电路图5 置数电路6）进位电路译码显示译码显示QO QI Q2 Q

8、3计数器（十位）输出端QO QI Q2 Q3 计数器（个位）输岀端图6 进位电路7）译码显示电路图7译码显示电路8）选定仪器列表仪器名称型号数量用途同步十进制计数 器7 4LS 1 922片级联构成6 0进制计 数器与门74ALS09N各个辅助设计构成其她计 数器共阴极显示器DCD-HEX2只显示数字计数电压源Vcc 4- 5 v1个提供电压时钟脉冲+ 5V20 OHz1个提供时钟脉冲电压3、2计数器电路得仿真1）进入 Mult i siml 0、0 界面2）右击空口处，选择放置元件，进入元器件选择区,选择要放置得元件，然后单击放置。3）放置好各种器件之后，即可进行线路连接，同时标明所需参数值

9、。 设置元器件得参数时，用鼠标双击，弹出属性对话框，分别给元 件赋值，并设置名称标号。4）确认电路无误后，即可单击仿真按钮，实现对电路得仿真工作。5）观察结果瞧就就是否与理论分析得预测结果相同。4、总结4、1遇到得问题及解决方法1）在设计过程中我查阅了大量得资料，了解了许多关于计数器设计方而得问题，进一步理解了各种元器件得使 用方法。2）这次课程设计让我学到了很多，不仅掌握了简单得电子电路得设计与制作，也掌握了毕业设计写作得方法与 格式。在制作电路时，我深深体会到连接电路时一定要 认真仔细，每一步骤都要认真分析。3）木次课程设计也反映出很多问题，比如竞争一冒险现象就就是很常见得，并且消除此现象并不就就是很容易, 尤其就就是对结构复杂得电路而言，往往消除了一处 竞争一冒险现象，又产生了另一处，此问题需要我以后 多加注意。4、 2实验得体会与收获1）木设计原理简单，结构清晰，较为容易仿真成功。从本 次课程设计中使我获益匪浅，2）在实验过程中要用心而对每一个问题，通过不断得 努力去解决这些问题、在解决设计问题得同时自己 也在其中有所收获。3）首先使我对数电这门