数字电子技术基础总结

1、数字电子技术基础总结数字电子技术基础总结 总总 结结 组合逻辑电路组合逻辑电路 时序逻辑电路时序逻辑电路 1.特点特点,分析分析,设计设计, 2.常用功能器件常用功能器件:定义定义,功能功能,集成芯片应用集成芯片应用 编码器编码器,译码器译码器,数据选择器数据选择器,数据分配器数据分配器,比较器比较器,加法器加法器 1.特点特点,分析分析,设计设计, 2.常用功能器件常用功能器件:定义定义,功能功能,集成芯片应用集成芯片应用 ,寄存器寄存器 门电路构成门电路构成 触发器电路构成触发器电路构成 :逻辑代数 逻辑代数 第一章第一章 数字电路基础数字电路基础 基本要求基本要求 1. 正确理解以下基本

2、概念：正逻辑、负逻辑、数制正确理解以下基本概念：正逻辑、负逻辑、数制 与码制、二极管与三极管的开关作用和开关特性、逻与码制、二极管与三极管的开关作用和开关特性、逻 辑变量、逻辑函数、辑变量、逻辑函数、“与、或、非与、或、非”基本逻辑关系。基本逻辑关系。 2. 熟练掌握三极管三种工作状态的特点及判别方法。熟练掌握三极管三种工作状态的特点及判别方法。 3. 熟练掌握逻辑函数的几种表示方法（真值表、表熟练掌握逻辑函数的几种表示方法（真值表、表 达式、逻辑图），并会相互转换。达式、逻辑图），并会相互转换。 (1) (54)D =(0101,0100)8421 =(1011,0100)2421 (2)

3、(87.15)D =(1000,0111.0001,0101)8421 =(1110,1101.0001,1011)2421 (3) (239.03)D =(0010,0011,1001.0000,0011)8421 =(0010,0011,1111.0000,0011)2421 +V O 6V +V O 5V O +V -3V O 0V +V O +V -3V 1 2 3 1 2 3 1 2 3 1 2 3 1 2 3 C CC （ +12V） R b R V =50 R （ +5V） R b =50 C V CC =50 CC RC （ +15V） Rb1 V Rb2 V （ +12V）

4、b CC R =50 R C CC =50 Rb2 C R R V （ +12V） b1 （a）（b）（c） （d）（e） 1k 53k 3k 30k 1k 20k 1k 15k 51k 2k 15k 51k 基本要求基本要求 1. 正确理解以下基本概念：正确理解以下基本概念： 推拉式输出、线与、高阻态。推拉式输出、线与、高阻态。 2. 熟练掌握各种门电路的逻辑功能。熟练掌握各种门电路的逻辑功能。 3. 熟悉各种门电路的结构、工作原理、主要参数熟悉各种门电路的结构、工作原理、主要参数 及应用中注意的问题。及应用中注意的问题。 +V L A BC L +V L A B +V +V L B A A

5、 D D T 1 2 3 T 1 2 3 1 2 3 T 1 23 D D D 1 2 3 T 1 2 3 (a) R CC C2 1 (b) 4 R CC R C Rb R (c) b R CC RC CC Rb 1 R 1 1 2 Rb 2 TT 1 2 1 2 3 3 4 (d) CDABL 1 ABL 2 CABL 3 +V ; 5、 画出逻辑图。画出逻辑图。 4、根据器件的类型根据器件的类型, ,简化和变换逻辑表达式简化和变换逻辑表达式 一、组合逻辑电路的设计步骤一、组合逻辑电路的设计步骤 根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。根据实际逻辑问题，求出所要求逻辑功能的最

6、简单逻辑电路。 组合逻辑电路的设计组合逻辑电路的设计 设计一个故障指示电路，具体要求为：设计一个故障指示电路，具体要求为： （1）两台电动机同时工作时，绿灯亮；）两台电动机同时工作时，绿灯亮； （2）一台电动机发生故障时，黄灯亮；）一台电动机发生故障时，黄灯亮； （3）两台电动机同时发生故障时，红灯亮。）两台电动机同时发生故障时，红灯亮。 解解 1.1.设定设定A A、B B分别表示两台分别表示两台 电动机这两个逻辑变量，电动机这两个逻辑变量，F F 绿、绿、F F黄、黄、F F红分别表示绿灯、红分别表示绿灯、 黄灯、红灯；且用黄灯、红灯；且用0 0表示电表示电 动机正常工作，动机正常工作，1

7、 1表示电动表示电动 机发生故障；机发生故障；1 1表示灯亮，表示灯亮，0 0 表示灯灭。表示灯灭。 2.2.建立真值表建立真值表 按设计要求可得真值表按设计要求可得真值表 ABF绿F黄F红 00100 01010 10010 11001 3. 根据真值表求得输出逻辑函数的表达式根据真值表求得输出逻辑函数的表达式 BAF 绿绿 BABABAF 黄黄 ABF 红红 4. 化简上述逻辑函数表达式，并转换成适当的形式。由于上化简上述逻辑函数表达式，并转换成适当的形式。由于上 述逻辑函数的表达式都是最简了，所以不用再化简。述逻辑函数的表达式都是最简了，所以不用再化简。 5. 根据逻辑函数根据逻辑函数

8、表达式画出逻辑表达式画出逻辑 电路图。电路图。 基本要求基本要求 1.熟练掌握译码器、编码器、数据选择器、数值比熟练掌握译码器、编码器、数据选择器、数值比 较器的逻辑功能及常用中规模集成电路的应用。较器的逻辑功能及常用中规模集成电路的应用。 2.熟练掌握半加器、全加器的逻辑功能，设计方法。熟练掌握半加器、全加器的逻辑功能，设计方法。 3.正确理解以下基本概念：正确理解以下基本概念： 编码、译码、组合逻辑电路、时序逻辑电路。编码、译码、组合逻辑电路、时序逻辑电路。 用译码器实现逻辑函数的步骤用译码器实现逻辑函数的步骤 o 1.1.写出逻辑函数的最小项和的形式；写出逻辑函数的最小项和的形式； o

9、2.2.将逻辑函数的最小项和的表达式变换成与非将逻辑函数的最小项和的表达式变换成与非 与非式；与非式； o 3.3.画出接线图。画出接线图。 o 4.4.如果函数为如果函数为4 4变量函数，用变量函数，用3/83/8线译码器实现，线译码器实现， 则需先用两片则需先用两片3/83/8线译码器扩展成线译码器扩展成4/164/16线译码器，线译码器， 在此基础上进行以上步骤。在此基础上进行以上步骤。 例例1 1 试用译码器和门电路实现逻辑函数：试用译码器和门电路实现逻辑函数： ACBCABL ABCCABCBABCAL 7653 mmmm 解：解：将逻辑函数转换成最小项表达式，将逻辑函数转换成最小项

10、表达式， 再转换成与非再转换成与非与非形式。与非形式。 =m3+m5+m6+m7 = 用一片用一片7413874138加一个与非门加一个与非门 就可实现该逻辑函数。就可实现该逻辑函数。 1 G 0 A 74138 G2A 2B 12 AGA Y 1 YYY 2 YYY 73 Y 4560 ABC1 00 L n:触发器的个数）触发器的个数）2n-1M2n 选取编码方案的原则应有利于所选触发器的驱动方选取编码方案的原则应有利于所选触发器的驱动方 程及电路输出方程的简化和电路的稳定程及电路输出方程的简化和电路的稳定 例例 设计一个串行数据检测器。对它的要求是：连续输入设计一个串行数据检测器。对它的

11、要求是：连续输入3 3个或个或3 3个个 以上的以上的1 1时输出为时输出为1,1,其它情况下输出为其它情况下输出为0.0. 解：设输入数据为输入变量，用解：设输入数据为输入变量，用X表示；检测结果为输出变量，表示；检测结果为输出变量， 用用Y表示，其状态转换表为表示，其状态转换表为 0 S0 1 S0/0 S1/0 X YS n / 1 n S S1S2S3 S0/0 S2/0 S0/ 0 S 0/0 S3/1S3/1 其中其中S0为没有为没有1输入的以前状态，输入的以前状态，S1为输入一个为输入一个1以后的状态，以后的状态，S2 为输入两个为输入两个1以后的状态，以后的状态，S3为连续输入

12、为连续输入3个或个或3个以上个以上1的状态。的状态。 由状态表可以看出，由状态表可以看出，S2和和S3为等价状态，可以合并成一个。为等价状态，可以合并成一个。 其化简后状态图为 由于电路的状态为由于电路的状态为3个，故个，故M3,应应 取触发器的数目为取触发器的数目为n2. 取取00、01和和10分别对应分别对应S0、S1和和S3, 若选定的触发器为若选定的触发器为JK触发器，则其触发器，则其 输出端的卡诺图为输出端的卡诺图为 0 00 1 00/0 01/0 X01 1110 00/0 10/0 00/0 10/1 nnQ Q 01 / / YQQ nn / 2 0 1 1 分开的卡诺图为分

13、开的卡诺图为 n Q1 n Q0 00 011110 0 1 000 01 1 X n+1 Q1 n Q1 n Q0 00 011110 0 1 000 10 0 X n Q1 n Q0 00 011110 00 01 000 00 1 X n+1 Q0 Y S0S1 S2 0/0 1/0 1/00/0 0/0 X/Y 1/1 化简后电路的状态方程为 0011 1 0 110 1 1 1QQQXQQXQ XQQXQQ o n n 可得驱动方程为可得驱动方程为 1 010 101 KQXJ XKXQJ 输出方程为输出方程为 1 XQY 其对应的逻辑电路如图其对应的逻辑电路如图5.4.3所示所示

14、1J C1 1K Q Q 1J C1 1K Q Q 1 CP X Y 图5.4.3 例5.4.2的逻辑电路 其状态转换图为 0001 10 0/0 1/0 1/00/0 0/0 X/Y 1/1 11 0/0 1/1 01Q Q 由状态转换图可知，此电路可以由状态转换图可知，此电路可以 自启动。自启动。 时序逻辑电路的自启动设计时序逻辑电路的自启动设计 前一节的时序电路设计中，电路的自启动检查是在最后一步进前一节的时序电路设计中，电路的自启动检查是在最后一步进 行的，如果不能自启动，还要返回来从新修改设计。如果在设计过行的，如果不能自启动，还要返回来从新修改设计。如果在设计过 程中能够考虑自启动

15、的问题，就可以省略检查自启动这一步骤了。程中能够考虑自启动的问题，就可以省略检查自启动这一步骤了。 例例 设计一七进制计数器，要求它能够自启动。已知该计数器的状态设计一七进制计数器，要求它能够自启动。已知该计数器的状态 转换图及状态编码如图转换图及状态编码如图5.4.4所示。所示。 001100010101 110111011 /0/0 /0 /0 /0/0 /1 321 QQQ /C 5.4.4 例5.4.4的状态转换图 解：解： 由所给的状态图得出电由所给的状态图得出电 路次态的卡诺图为路次态的卡诺图为 n Q1 00011110 0 1 101 100 001 010 011 nnQ Q

16、 32 111110 n+1 Q1 n+1 Q2 n+1 Q3 各个输出端的卡诺图为 n Q1 00 011110 0 1 011 01 1 0 n+1 Q1 00 011110 0 1 000 11 1 1 n Q1 00 011110 00 01 101 00 1 1 n Q2n Q3 n+1 Q2 n+1 Q3 n Q1 n Q2 n Q3 n Q3 n Q2 则输出端的状态方程为则输出端的状态方程为 2 1 3 1 1 2 323232 1 1 QQ QQ QQQQQQQ n n n 由于进位信号是在由于进位信号是在011状态译出，故输出方程为状态译出，故输出方程为 321 QQQC

17、注意 ： 在上述合并在上述合并1中，如果将中，如果将项圈入，则当作项圈入，则当作1处理；否则作处理；否则作0处处 理。这就是无形中给无效状态（理。这就是无形中给无效状态（）指定了次态。如果想电路自启）指定了次态。如果想电路自启 动，必须是无效状态的次态应改为有效状态。动，必须是无效状态的次态应改为有效状态。 前面所得的电路状态方程都是没包含前面所得的电路状态方程都是没包含，也就是将它取成，也就是将它取成000, 仍是无效状态，电路则不会自启动。如果将仍是无效状态，电路则不会自启动。如果将取成有效状态取成有效状态 则电路就会自启动。若修改则电路就会自启动。若修改Q2n 1的卡诺图如下 的卡诺图如

18、下 00 011110 0 1 000 11 1 1 n+1 Q2 n Q 1 n Q2 n Q3 那么电路的状态方程改为那么电路的状态方程改为 2 1 3 321 1 2 323232 1 1 QQ QQQQ QQQQQQQ n n n 若由若由JK触发器构成，则应将上述状态方程改写成触发器构成，则应将上述状态方程改写成JK触发器触发器 特性方程的标准形式，即特性方程的标准形式，即 则驱动方程为 3232332 1 3 2123132221321 1 2 132132 1132323232 1 1 )( )()( )( QQQQQQQQ QQQQQQQQQQQQQQ QQQQQQ QQQQQ

19、QQQQQQ n n n 2323 1231312 321321 QKQJ QKQQQQJ QQKQQJ 根据驱动方程和输出方程可画出七进制计数器的逻辑电路如图根据驱动方程和输出方程可画出七进制计数器的逻辑电路如图 5.4.5所示。所示。 它的状态转换图为 1J C1 1K Q Q 1J C1 1K Q Q 1J C1 1K Q Q =1 1 C CP 图5.4.5 例5.4.4的逻辑电路图 001100010101 110111011 /0/0 /0 /0 /0/0 /1 321 QQQ /C 000 /0故电路可以自启动。故电路可以自启动。 注：修改输出端逻辑式注：修改输出端逻辑式 时，也

20、可以修改其它两时，也可以修改其它两 端，这视得到的状态方端，这视得到的状态方 程最简而定。程最简而定。 注意：在无效状态不止一个的情况下，为保证电注意：在无效状态不止一个的情况下，为保证电 路能够自启动，必须使每个无效状态都能直接或路能够自启动，必须使每个无效状态都能直接或 间接地转为某一有效状态。间接地转为某一有效状态。 第五章第五章 时序逻辑电路时序逻辑电路 基本要求基本要求 1. 熟悉常用中规模集成计数器的逻辑功能及应用。熟悉常用中规模集成计数器的逻辑功能及应用。 2. 熟练掌握计数器的分析方法。熟练掌握计数器的分析方法。 3. 熟悉寄存器的工作原理、逻辑功能。熟悉寄存器的工作原理、逻辑

21、功能。 带引脚名的逻辑符号带引脚名的逻辑符号 带引脚名的逻辑符号带引脚名的逻辑符号 带引脚名的逻辑符号带引脚名的逻辑符号 3 Q 0101 0 0011 0111 Q 0100 Q 1 Q 1000 2 1001 0110 用用RCO端来实现端来实现 完整状态转换图完整状态转换图 试分别用以下方法设计一个七进制计数器：试分别用以下方法设计一个七进制计数器： （1）利用）利用74290的异步清零功能；（的异步清零功能；（2）利用）利用74163的同步清零的同步清零 功能；（功能；（3）利用）利用74161的同步置数功能。的同步置数功能。 Q 1203 QQQ 74290 RRR9R9 0 0 （

22、2） （1） （1）（2） CP 1 CP 2 20 Q 1 QQQ 3 0 计数脉冲 试分别用以下方法设计一个七进制计数器：试分别用以下方法设计一个七进制计数器： （1）利用）利用74290的异步清零功能；（的异步清零功能；（2）利用）利用74163的同步清零的同步清零 功能；（功能；（3）利用）利用74161的同步置数功能。的同步置数功能。 D D R 0 3 D CP 74163 ET 1 Q 31 EP D 0 RCO QQ 2 L 1 Q 2 Q 2 D Q 3 0 1 Q 1 D Q 计数脉冲 试分别用以下方法设计一个七进制计数器：试分别用以下方法设计一个七进制计数器： （1）利用

23、）利用74290的异步清零功能；（的异步清零功能；（2）利用）利用74163的同步清零的同步清零 功能；（功能；（3）利用）利用74161的同步置数功能。的同步置数功能。 EP D 13 D 2 1 计数脉冲 Q D Q 1 0 Q CP 3 Q 1 D Q 2 2 ET 3Q Q RCO 74163 0 1 Q 0 RLDD 0 0 0 0 74161 试分别用以下方法设计一个试分别用以下方法设计一个82进制计数器：进制计数器： （1）利用）利用74290的异步清零功能；（的异步清零功能；（2）利用）利用74160的异步清零的异步清零 功能；（功能；（3）利用）利用74160的同步置数功能。

24、的同步置数功能。 1 QQ 3 Q 02Q 74290 RR 9 RR 90 0 （ 2） （ 1） （ 1）（ 2） CP 1 2 CP Q 1Q Q 02 3 Q 0 计数脉冲 1 QQ 3 Q 02Q 74290 RR 9 RR 90 0 （ 2） （ 1） （ 1）（ 2） CP 1 2 CP Q 1Q Q 02 3 Q 0 试分别用以下方法设计一个试分别用以下方法设计一个82进制计数器：进制计数器： （1）利用）利用74290的异步清零功能；（的异步清零功能；（2）利用）利用74160的异步清零的异步清零 功能；（功能；（3）利用）利用74160的同步置数功能。的同步置数功能。 3

25、D Q QQQ 3 1 D EP D D 74160 RCO 1 Q D Q LL 2 1 0 Q CP QQ 1DD 1 D Q EP Q 1 ET 0 0 D 0 2R D 74160 1 Q D 3 3 Q RCO 计数脉冲 1 2 CP 2 Q 3 2 Q D 0 ET 0 Q 2 1 3 R 试分别用以下方法设计一个试分别用以下方法设计一个82进制计数器：进制计数器： （1）利用）利用74290的异步清零功能；（的异步清零功能；（2）利用）利用74160的异步清零的异步清零 功能；（功能；（3）利用）利用74160的同步置数功能。的同步置数功能。 Q 1 Q 3 Q 2 3 EP Q 74160 3 1 0 D 3 Q Q 计数脉冲 Q CP 2 D 1 RCO 1 RCO Q 74160 0 2D ET D1 0 2 DD Q EP 3 Q ET Q Q 1 0 Q 1