数字电路与逻辑设计课件第4章.ppt

1、第四章 触 发 器,4.1 基本RS触发器 4.2 同步触发器 4.3 主从触发器 4.4 边沿触发器 4.5 钟控触发器的主要参数 4.6 触发器使用中应注意的问题,4.1 基本RS触发器,由门电路构成的基本RS 触发器是最简单的触发器，它是构成其他各类触发器的基本单元，其他各类触发器是在基本RS 触发器的基础上发展起来的。 1.电路结构 由两个与非门交叉耦合组成的基本RS 触发器，其电路结构如图4-1-1（a）所示,图4-1-1与非门组成的基本RS 触发器,2.基本RS触发器的工作原理及特点 （1） 触发器的两个稳态“0”态（Q=0，Q=1）和“1”态（Q=1，Q=0） （2） 在一定的信

2、号作用下，两个稳态“0”态和“1”态可以互相转换 （3） 信号撤走后，触发器的稳态在一定的条件下能保持不变，即触发器具有记忆（存储）能力,3.基本RS触发器逻辑功能的描述 （1） 特性表及状态转换图 基本RS触发器输入和输出之间的关系也可以用真值表的形式来描述，由上述触发器的特点可知，触发器当前的输出不仅与当前的输入有关，还与前一输出状态有关。 （2） 特性方程 特性表所表示的逻辑功能同样能用逻辑函数的形式描述,3） 波形图 为便于用实验的方法观察触发器的逻辑功能，可根据状态表或特性方程画出基本RS触发器输入和输出信号随时间变化的时序波形图，有时简称波形图或时序图,4.2 同步触发器,4.2.

3、1 同步RS 触发器 1.电路结构及工作原理 同步RS触发器是在基本RS触发器的基础上增加两个钟控门（G3，G4）实现的，同步RS触发器的电路结构如图4-2-1（a）所示,图4-2-1 同步RS触发器,2.同步RS触发器逻辑功能的描述 （1） 特性表及状态图 由于CP=1时，输入信号S、R分别与基本RS触发器的输入SD、RD反相，所以只要将表4-1-2的输入值取反，再加上钟控信号的作用，就可以得到同步RS触发器的特性表，如表4-2-1所示,2） 特性方程 同步RS触发器的特性方程。 （3） 波形图,4.2.2 同步D触发器 1.电路结构 为了从根本上避免同步RS触发器的输入S、R同时为“1”的

4、情况出现，可在同步RS触发器的输入S和R之间接一非门，信号只从S端输入，并改称S端为D端，如图4-2-4（a）所示。这种单端输入的触发器称为同步D触发器（或称D锁存器）。它的逻辑符号如图4-2-4（b）所示,图4-2-4 同步D触发器,2.同步D触发器逻辑功能的描述 （1） 特性表及状态图 （2） 特性方程 由特性表可以直接列出同步D触发器的特性方程。 Qn+1=D （3） 波形图,4.2.3 同步触发器的空翻现象 这种触发器在CP=1期间，如果输入信号发生多次变化，输出状态也会发生多次翻转，如图4-2-7所示,图4-2-7同步D触发器的空翻现象,4.3 主从触发器,4.3.1 主从RS触发器

5、的电路结构及工作原理 1.电路结构 主从RS触发器一般由两个同步RS触发器组成，如图4-3-1(a)所示,图4-3-1 主从RS触发器,2.工作原理 CP=1时为接收阶段，与非门G1、G2开放，G5、G6被封锁，故主触发器的输出状态Qm根据输入S、R来确定， 从触发器的输出状态不变,4.3.2 主从JK触发器 1.电路结构 我们在主从RS触发器的基础上加上两条交叉反馈线，得到如图4-3-2(a)所示的主从JK触发器，逻辑符号如图4-3-2(b)所示，有时也表示为图4-3-2(c)所示的逻辑符号，图中表示主从触发器，只在CP下降沿时改变输出状态，但它在CP=1期间接收并存储输入信号,图4-3-2

6、 主从JK触发器,2.主从JK触发器逻辑功能的描述 （1） 特性表及状态图 （2） 特性方程 主从JK触发器的特性方程 Qn+1=J Qn+K Qn （3） 波形图,4.3.3 主从触发器的一次翻转现象,图4-3-5 主从触发器的一次翻转现象,4.4 边沿触发器,4.4.1 CMOS边沿触发器 1.电路结构 CMOS边沿D触发器如图4-4-1所示。 从电路形式上看，CMOS边沿D触发器与主从触发器类似，但其工作原理与主从触发器完全不同,图4-4-1CMOS边沿D触发器,2.工作原理 CMOS边沿D触发器的特性表如表4-4-1所示,4.4.2 TTL边沿触发器 1.维持阻塞型TTL边沿触发器 （

7、1） 电路结构 由6个与非门组成的维持阻塞型边沿D触发器如图4-4-4所示,图4-4-4维持阻塞型边沿D触发器,2） 工作原理 CP=0期间为触发准备阶段 CP=0时，G3、G4被封锁，S3=R4=1，基本RS触发器G5、G6保持原状态不变。这时G1、G2根据输入值D做好准备。 CP=1期间为触发翻转和维持阻塞阶段 CP上升沿到达之前，若D=0，则S=0，R=1,2.利用传输延迟时间的TTL边沿触发器 （1） 电路结构 利用传输延迟时间的边沿JK触发器如图4-4-5所示，它的电路结构与主从触发器相似,图4-4-5利用传输延迟时间的边沿JK触发器,2） 工作原理 总之，TTL边沿触发器只在CP下

8、降沿来到前的一瞬间（1tpd），所接收的J、K信号才对触发器的翻转起作用。CP的其他时间，J、K都可以变化，因而抗干扰能力强。TTL边沿触发器属于可以克服空翻和误翻的边沿触发型，属于这类触发器的集成片有74LS112等,4.5 钟控触发器的主要参数,描述钟控触发器的主要参数分为两类，即静态参数和动态参数。 1.建立时间tset 为使触发器做好触发准备，要求输入信号在CP触发沿来到之前，提前一段时间来到，这段提前时间称为建立时间tset,2.保持时间tH 在CP触发沿到达后，为保证触发器正确翻转，需要输入信号再保持一段时间，这段时间称为保持时间tH。 3.传输延迟时间tPLH、tPHL 从CP触

9、发沿开始到输出端稳定地建立起新状态的这段时间，是触发器的传输延迟时间。 4.最高时钟频率fmax 触发器能可靠翻转的最高时钟频率,4.6 触发器使用中应注意的问题,4.6.1 触发器的电路结构与逻辑功能的关系 前面我们分析了几种不同类型的钟控触发器，不同电路结构决定了触发器具有不同的工作特点。下面我们将5种钟控触发器的动态特点作一比较，其动态波形图如图4-6-1所示，图中线加粗的地方为接收输入信号时间,图4-6-1钟控触发器的动态特点比较,图(a)所示为同步触发器，同步触发器在CP高电平的全部时间内，都可以接收输入信号并改变输出状态，属于电平触发方式。图示为高电平触发，要求在CP=1时输入信号

10、保持不变，以防空翻。 图（b）所示为主从JK触发器，只在CP下降沿时改变状态，能克服空翻。但它在CP=1期间也可接收并存储输入信号，所以要求CP=1时JK保持不变，以防误翻。它在CP=1的全部期间内都可以接收输入端的噪声干扰，故抗干扰能力差。JK触发器属于主从触发方式，CP下降沿时翻转,图（c）所示为利用传输延迟时间的TTL边沿JK触发器，只在CP下降沿时改变状态，而且它只在tset=1tpd的极短时间内接收输入信号，只要这时J、K保持不变即可。故接收输入端噪声干扰的时间极短，只有1tpd，抗干扰能力强。它属于边沿触发方式，CP下降沿触发,图（d）所示为CMOS边沿JK触发器，也是边沿触发方式，但它是CP上升沿触发。要求在CP上升沿来到之前，J、K信号在tset内保持不变。它接收输入干扰的时间也只有tset，故抗干扰能力也较强。 图（e）所示为维持阻塞D触发器，采用边沿触发方式，CP上升沿触发，它只在tset+tH=3tpd时间内接收信号，要求在3tpd内D信号应保持不变，其抗干扰能力强,4.6.2 触发器时钟脉冲的触