第12讲-时序逻辑电路（二）.ppt

1 1 触发器的一般概念2 主从结构触发器3 边沿触发器4 触发器的脉冲工作特性 第十二讲时序逻辑电路 二 2 知识回顾 3 空翻 在一个CP中 触发器的输出状态连续翻转两次或两次以上 4 触发器有若干功能信号输入端和一个时钟脉冲输入端 在时钟脉冲作用下 触发器状态发生翻转 因此 时钟信号又称为触发信号 翻转前的状态称为现态 记为Qn 简记为Q 翻转后的状态称为次态 记为Qn 1 触发器的共同特点是 在每个时钟周期里 输出状态只改变一次 第十二讲时序逻辑电路 二 触发器的一般概念 5 在时钟触发信号的什么时刻 状态发生翻转 第十二讲时序逻辑电路 二 触发器的一般概念 触发方式 电平触发高 低 脉冲触发正 负 边沿触发上升 下降 6 第十二讲时序逻辑电路 二 触发器的一般概念 7 第十二讲时序逻辑电路 二 主从触发器 主从RS触发器 1 电路结构 8 第十二讲时序逻辑电路 二 主从触发器 主从RS触发器 2 电路工作原理 在CP 1时 主触发器根据R S的变化而变化 而从触发器保持状态不变 在CP由1 0 下降沿 主触发器保持 从触发器随主触发器的状态翻转 故在CP的一个周期内 触发器的输出状态只能改变一次 9 第十二讲时序逻辑电路 二 主从触发器 主从RS触发器 主从RS触发器和电平触发的RS锁存器相同 只是CP作用的时间不同 10 例图为主从型RS触发器输入信号波形 试画出输出端Q和Q的波形 设初态为 0 第十二讲时序逻辑电路 二 主从触发器 主从RS触发器 11 第十二讲时序逻辑电路 二 主从触发器 主从RS触发器 3 特点 主从RS触发器在CP 1时接受输入信号 在CP由1 0的过程中传输主触发器的状态 FF状态变化只发生在CP下降沿到来时刻 无空翻现象 输入信号仍须遵守约束条件S R 0 12 第十二讲时序逻辑电路 二 主从触发器 主从JK触发器 1 电路结构 13 第十二讲时序逻辑电路 二 主从触发器 主从JK触发器 2 电路工作原理 假设J K信号在CP 1期间不变化 J K 0 主触发器保持原态 则触发器 从触发器 也保持原态 即Qn 1 Q Qn 1 Q保持原态 14 第十二讲时序逻辑电路 二 主从触发器 主从JK触发器 J 1 K 0 若Q 0 Q 1 若Q 1 Q 0 Qn 1 1置1 15 第十二讲时序逻辑电路 二 主从触发器 主从JK触发器 J 0 K 1 若Q 1 Q 0 若Q 0 Q 1 Qn 1 0置1 16 第十二讲时序逻辑电路 二 主从触发器 主从JK触发器 J 1 K 1 若Q 1 Q 0 若Q 0 Q 1 Qn 1 Q翻转 17 第十二讲时序逻辑电路 二 主从触发器 主从JK触发器 3 功能描述 18 第十二讲时序逻辑电路 二 主从触发器 主从JK触发器 波形图举例 Q 0 19 第十二讲时序逻辑电路 二 主从触发器 主从JK触发器 4 主从J KFF的一次性翻转现象 在CP上升沿到来及CP 1期间 主FF的状态发生了一次变化后 FF就不再随J K的变化而变化 1 CP上升沿到来时主FF的QM发生了一次变化 1 0 20 第十二讲时序逻辑电路 二 2 CP上升沿到来时主FF的QM未变化 由于主从J KFF存在一次性翻转现象 使用时必须确保CP高电平期间J K信号不变化 J KFF使用时注意事项 主从触发器 主从JK触发器 1 0 21 第十二讲时序逻辑电路 二 边沿触发器 边沿触发器的次态仅仅取决于CP信号的上升沿或者下降沿到达时刻输入信号的状态 其它时刻触发器状态将保持不变 由于边沿触发器仅仅在CP信号的有效边沿到达时对输入信号进行 提取 所以触发器的次态只取决于CP信号的有效边沿到达时输入信号的状态 从而有效地增强了触发器的抗干扰能力 提高了电路的工作可靠性 22 第十二讲时序逻辑电路 二 边沿触发器 边沿D触发器 直接置1端 直接清0端 23 第十二讲时序逻辑电路 二 边沿触发器 边沿D触发器 24 第十二讲时序逻辑电路 二 边沿触发器 边沿JK触发器 边沿J K触发器不存在主从J K触发器的 一次性变化 现象 因而具有工作更可靠 抗干扰能力强的特点 25 第十二讲时序逻辑电路 二 边沿触发器 边沿JK触发器 26 第十二讲时序逻辑电路 二 边沿触发器 T触发器 27 第十二讲时序逻辑电路 二 边沿触发器 T触发器 将T代入J K触发器的次态方程 可得T触发器的次态方程为 28 第十二讲时序逻辑电路 二 触发器的脉冲工作特性 触发器脉冲工作特性 触发器的状态变化对时钟脉冲 输入信号之间时间关系的要求 建立时间 tset 输入信号应先于CP信号达到稳定的时间 保持时间 th 为保证FF可靠翻转 输入信号应持续的时间 传输延迟