（控制理论与控制工程专业论文）基于fpga的高速数字分路算法的研究和实现.pdf

摘要 基于均匀d f t 滤波器组的数字分路算法是一种有效实现多载波信号频分分路 的技术。近年来，随着微电子技术的发展和f p g a 日益广泛的应用，基于f p g a 实现数字分路算法已经成为一个备受关注的课题。然而在时钟频率较高情况下的 数字分路技术的实现依然是一个难题。 本文在深入研究数字分路算法的两种实现结构( 多相滤波结构和加权叠接相 加结构) 的基础上，完成了一组3 2 路载波信号数字分路算法的多相滤波结构和加 权叠接相加结构的f p g a 设计并用一片f p g a 芯片分别实现了其功能，时钟速率 为1 0 0 m h z 。本文的主要成果有： 1 深入研究了数字分路算法的两种实现结构：多相滤波结构和加权叠接相加 结构。根据算法原理，用m a t l a b 编写了实现这两种结构的数字分路算法的浮点 程序，并通过m a t l a b 仿真验证了结果的正确； 2 基于f p g a 设计了实现这两种结构数字分路算法的方案，从各方面比较了 这两种方案的优劣，并编写了m a t l a b 的定点仿真程序以验证源代码的正确性； 3 用v h d l 编写源代码分别实现了多相滤波结构的数字分路算法和加权叠接 相加结构的数字分路算法； 4 在完成设计之后，进行了功能仿真和时序仿真，最后在硬件平台上调试程 序，正确地输出了结果。 关键词：数字分路高速f p g a 设计均匀d f t 滤波器 a b s t r a c t d i g i t a ld e m u l t i p l e x i n ga l g o r i t h m s ，w h i c ha i - eb a s e do nu n i f o n nd f tf i l t e rb a n k ， a r eat e c h n o l o g ym a tr e a l i z e se f r e c t i v e l yf k q u e n c yd i v i s i o nd e m u l t i p l e xf o rm u l t i c a r r i e r s i g n a l i i lr e c e n ty e a r s ，、) r i mt l l ed e v e l o p m e n to fm i c r o e l e c 饥) n i ct e c l l r l o l o g ya n dt h e w i d e s p r e a da p p l i c a t i o no ff p l 3 a ，t h ei n l p l e m e n t a t i o no fd i g i t a ld e m u l t i p l e x i n g a l g o r i t h m sb 邪e do nf p g ai sap r o b l e m 诹t hg r e a t e s tc o n c e m h o w e v e r ，i ti ss t i na c h a l l e n g i n gp r o b l e mt 0r e a l i z ei t 埘t l lh i 曲s p e e d b a s e do ni n d e p t l lr e s e a r c ho nt h es 伽j c t u r e so fp o l y p h 嬲ef i l t e r sa n dw e i g h t e d o v e r l a p - a d d i n g ，t h et h e s i sf o c u s e so nt h ef p g ad e s i g na n dh a r d w a r ei m p l e m e n t a t i o no f t h ed i g i t a ld e m u l t i p l e x i n ga l g o r i t t l i i l s 谢t l lt h e 铆ok i n d so fs t r u c t u r e sf o rag r o u ps i g 脚 o f 3 2c h a n l l e l s 谢t hal0 0m e g a l l e n zc l o c kr a t e t h em a i nc o n t r i b u t i o n sa r e 嬲f o l l o w s ： 1 1 1 l es t r u c t u r e so fp o l y p h a s e1 f i n e r sa n dw e i g h t e do v e r l 印一a d d i n g ，、h i c ha r eu s e dt 0 r e a l i z ed i g i t a ld e m u t i p l e x i n ga l g o r i t s ，盯ed e e p i ys t u d i e d a c c o r d i n gt 0m e a l g o r i t l l i n i cr a t i o n a l e ，m en o a t i n gp r 0 蹦吼s t or e a l i z e h i 曲- s p e e dd i g i t a l d e m u t i p l e x i n ga l g o r i t t l i i l sw i t ht h et w ol ( i n d so fs t n j c t u r e sa r ep e r f 0 n e d 锄dt ：h e r e s u l t sa r ev e r i f i e dc o n e c t l yb yma t l a bs i m u l a t i o n s ； 2 t 、 ，od e s i g ns c h e m e st 0r e a l i z ed i g i t a ld e m u t i p l e x i n ga l g o r i t h m sw i t ht 1 1 et w ol ( i n d s o fg t m c t u r e s 甜ep r o p o s e d ，w h i c ha r ec o m p a r e di ne v e 巧r e s p e c t i na d d i t i o n ，栅o f i x e d - p o i n tp r o g r a m sa r ep r o g r a m m e dt 0v e r i 母t h es o u r c ec o d e s ； 3 1 w 0s o u r c ec o d e sa r ep r o g r 籼e d 丽t hv h d lt 0r e a l i z ed i g i t a ld e m u t i p l e x i n g a l g o r i m m s 、杭t ht h es t m c t u r e so fp 0 1 ) r p h a s ef i l t e r s 觚dw e i 曲t e do v e r l a p a d d i n g ； 4 a r e rf i i l i s h i n gt h ed e s i 印，如n c t i o n a la 1 1 d t i m i n gs i m u l a t i o n i s p e r f o n l l e d r e s p e c t i v e l y f i n a l l y m ep r o g r a i n sa r ed e b u g g e di i ll l a 耐w a r ep l a t f o r m 锄dm e r e s u l t sa c c u r a t e l yo u t p u t k e y w o r d ：d i g i t a ld e m u m p l e x h i g h - s p e e df p g ad e s i g n u n i f o r md f tf i l t e r 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名： 群菲 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文：学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 ( 保密的论文在解密后遵守此规定) 本学位论文属于保密，在一年解密后适用本授权书。 本人签名： 导师签名： 日期呈垒塑呈：2 曼 日观逊：乏玎 第一章绪论 第一章绪论 1 1 研究工作的背景和发展动态 1 1 1多载波信号频分分路技术简介 多载波信号频分分路的实现方法l l 】1 2 l 可以分为模拟方式和数字方式两大类【3 】。 模拟方式主要有基于滤波器堆的直接滤波器法和基于声表面s a w 器件的方法，其 中直接滤波器法在路数较多时效果及灵活性都很差，且功耗体积较大，现在几乎 已经不再使用。数字方式主要有树形滤波器组分路法和多相阵列f f t 滤波器组分 路法，而以数字方式实现分路技术是一种典型的数字信号处理技术，在灵活性以 及处理器的功耗和体积上都具有很大优势，对星上基带处理也很有吸引力【4 l 【5 】。 直接滤波器法也称为并行滤波器组分路法，它是每路用一个单独的带通滤波 器来提取信号实现分路的方法。由于带通滤波器较难设计，尤其是当信号的间隔 较窄时，对带通滤波器的通带宽度和过渡带陡峭程度有很高的要求，很难实现理 想的带通滤波器。这个问题通常可以采用两个滤波器级联的方法来解决，即解析 信号法( a n a l y t i cs i 弘a 1 ) 来解决，其原理如图1 1 所示： 图1 1 解析信号法原理框图 从图1 1 中看出，各支路的滤波器均由两个数字滤波器级联而成，且由n 点 抽样器隔开，其中h i ( i _ l ，2 ，n ) 是带通滤波器，将第i 路信号从n 路信号中 2 基于f p g a 的高速数字分路算法的研究和实现 分离出来，它的过渡带可以放宽，一般可近似地等于通带宽度，这样带通滤波器 h i 的设计要容易得多。h i 在高采样率下进行工作，输出经抽取之后降为低采样率 信号。g i 工作在低采样速率下，对第i 路信号进行进一步滤波，以达到设计性能。 由于h i 和g i 共同完成对第i 路信号的滤波，它们需要在频率响应上有理想的匹配， 通常将它们用复数滤波器来实现。因为采用复数滤波器使信号表示为解析形式， 不仅便于频谱搬移，而且有利于正交信号的解调。 声表面波器件分路法是利用声表面波器件( s a 、聊在中频进行多路信号滤波分 路【6 】【7 】【引】的一种频分分路技术。常用的有m c m ( m u l t i p l y c o n v o l v e 。m u l t i p l y ) 和 c m c ( c o n v o l v e m u l t i p l y c o n v o l v e ) 两种线性调频( c h 卸) 傅立叶变换方法，其原理图 如图1 2 所示： 输入 t ) 出输 t )x ( 输出 “t ) c i ( t ) = e x p ( j m 2 2 ) c 2 ( t ) = e x p ( - j m 2 2 ) h i ( t ) = e x p 0 皿2 2 )h 2 ( t ) = e x p 0 肼2 ，2 ) ( a ) ( b ) 图1 2 声表面波器件频分分路技术原理图 ( a ) m c mc h i 印傅立叶变换( b ) c m cc h i 巾傅立叶变换 上图中的乘法器为一般的模拟乘法器，而卷积器都是用声表面波器件实现的。 严格的数学推导可以证明，当本地产生的线性调频信号设计成锯齿形扫频信号时， 两种处理过程都可以在实现频分分路的同时实现时分复接，即直接完成连续信号 的f d m a t d m 的转换。 声表面波器件分路具有功耗小的特点，但是它能够达到的性能指标远不如数 字处理方法那样准确可靠。它的致命缺点是：采用这种处理方案在星上实现的连 续波时分复接信号经下行链路传输后，由于接收机采用本地振荡进行下变频会引 入频偏，再进行时分分接时会使各路信号产生严重的载波相位不连续现象，而且 这个现象无法弥补和纠正，因此这种方案至今没有得到广泛的实际应用。 树形滤波器组是一种多级分路的方法，基本结构如图1 3 所示： 少o ( ，2 ) 少l ( 甩) y 2 ( 忍) y 3 ( 以) 图1 3 树形滤波器组法分路器原理框图 第一章绪论 从图1 3 中可以可以看到，在每一级，二进制树形结构把每路的输入信号都经 过一对滤波器分成两路输出，并都进行两倍的抽取。这两个滤波器的输出再分别 通过相同的过程形成四路输出，因此经过l 级滤波和抽取，便可获得2 路分路信 号。 多相阵列f f t 滤波器组分路法【9 l 的基本原理是，当构成多路信号的信道间隔 相等且连续均匀有序排列时，所有信道可以共用同一个低通滤波器，通过不同频 率的复指数调制实现不同中心频率的带通滤波。其原理如图1 4 所示，它是在给定 的信道约束条件下对一般阵列f f t 滤波器组的等效形式。 ：功。硒 。 r e 一朋一 低 呻 通 滤 波 p 一鹏月 器 办( 刀) 1 ￥ 7 p 一，w ，刀 图1 4 多相阵列f f t 滤波器组分路器原理图 以上的几种多载波信号频分分路技术中，直接滤波器组分路法虽然形式灵活 多样，但其计算复杂度高、计算量大，树形滤波器组分路法具有对称性，并且由 于每一级都采用了2 倍的抽取来逐级降低处理速率，因而整个系统的运算效率要 比直接滤波器组分路法高。树形滤波器组分路技术结构简单、计算量小，对多路 信号的信道构成没有具体要求。但是通过分析和实验可以看出，只有当信道间隔 相等且路数为2 的整数次幂时，这种方法才能表现出最高的运算效率。虽然多相 阵列f f t 滤波器组分路法的使用受到了多路信号的信道间隔必须相等且连续均匀 有序排列这种条件的限制，但在条件满足的情况下，由于多相阵列f f t 分路器相 当于可以借助高效f f t 算法实现的等效带通滤波器组，因此具有很高的计算效率， 目前应用也比较广泛。 表1 1 给出了三种分路法的构造约束对比。 4 基于f p g a 的高速数字分路算法的研究和实现 表1 1 构造约束对比 分路方法 频谱堆接方式信道数目抽取率 直接型无限制无限制无限制 树型基本无限制2 的整数幂2 的整数幂 f f t 阵列型连续均匀堆接2 的整数幂无限制 表1 2 给出了对应三种分路法对滤波器设计要求，n 为信道数，l 为树形滤波 器级数。 表1 2 对滤波器要求 分路方法滤波器数目滤波器工作状态 直接型h 滤波器n全部工作于高采样率 g 滤波器n全部工作于低采样率 树型实数滤波器2 l采样率逐级递减一半 复数滤波器4 l 2 采样率逐级递减一半 f f t 阵歹0 型 1工作于低采样率 基于以上的讨论和比较可知，多相阵列f f t 滤波器组分路法使用了抽取技术 和高效的f f t 算法，是一种较佳的分路方案。 1 1 2f p g a 发展动态 当今社会是数字集成电路广泛应用的社会，数字集成电路不断进行更新换代， 由早期的的电子管、晶体管、中小规模集成电路，发展到超大规模集成电路以及 许多具有特定功能的专用集成电路( a s i c ) 。随着微电子技术的发展，设计与制造 集成电路的任务已不完全由半导体厂商来独立承担，因而出现了各种可编程逻辑 器件【1 0 l f | l 】。 f p g a 是2 0 世纪8 0 年代中期出现的高密度可编程逻辑器件【1 2 儿1 3 l ，一般由三 种可编程电路和一个用于存放编程数据的s r a m 组成。这三种可编程电路是：( 1 ) 可编程逻辑块c l b ，它是实现逻辑功能的基本单元，通常规则地排成一个阵列， 散布于整个芯片，是f p g a 具有可编程能力的主要承担者。x i l i l l ) 【n e x 5f p g a 的 一个c l b 中通常包含两个s l i c e ，每个s l i c e 内部包括4 个l u t ( 查找表) 、4 个触 发器、多路开关及进位链等资源，部分s l i c e 还包括分布式洲和3 2 位的移位 寄存器，这种s l i c e 称为s l i c e m ，其它s l i c e 称为s l i c e l 。( 2 ) 输入输出模块i o b ， 提供了器件引脚和内部逻辑阵列之间的连接，通常排列在芯片的四周。它还可以 第一章绪论 5 提供输入缓冲、输出驱动、接口电平转换、阻抗匹配、延迟控制等功能，一些高 端f p g a 的输入输出模块还提供了d d r 输入输出接口、高速串行接口( s e i m e s ) 等功能。( 3 ) 互连资源i r ，包括各种长度的连线线段和一些可编程连接开关，它们 将各个c l b 之间或c l b 、i o b 之间以及i o b 之间连接起来，构成各种复杂功能的 系统。除此之外，f p g a 还有很多其它功能单元，例如d c m ( d i g i t a lc l o c km a l l a g e r ， 数字时钟管理器) 和m u l t i p l i e r ( 乘法器) 等。在高级f p g a 中，还包括了嵌入式 处理器、d s p 模块、以太网m a c 、高速串行i o 收发器等，例如x i l i l l x n e x 4 包 含了p o 、e r p c 处理器、x 讹m e d s p 模块、吉比特以太网m a c 和速度高达6 5 g b i t s 的r o c k e t i o 串行收发器，这些都是硬件模块，性能非常高，而且不占用f p g a 内 部c l b 等资源。 自1 9 8 5 年第一片f p g a 问世至今，f p g a 已经历了十几年的发展历史。在这 十几年的发展过程中，以f p g a 为代表的数字系统现场集成技术取得了惊人的发 展：现场可编程逻辑器件从最初的1 2 0 0 个可利用门，发展到9 0 年代的2 5 万个可 利用门，乃至当新世纪来临之际，国际上现场可编程逻辑器件的著名厂商a l t e r a 公司、x i l i n x 公司又陆续推出了数百万门的单片f p g a 芯片，将现场可编程器件的 集成度提高到一个新的水平。在此过程中，f p g a 以其特有的集成度高、体积小、 稳定性高、用户可编程性和易于实时处理等特点，为数字信号处理技术的发展带 来了巨大的机遇，并使得信号处理手段更灵活、功能更多。使用f p g a 器件可以 大大缩短系统的研制周期，减小资金投入。更吸引人的是，采用f p g a 器件可以 将原来的电路板级产品集成为芯片级产品，从而降低了功耗，提高了可靠性，同 时还可以方便地对设计进行在线修改。近年来，由于半导体制造工艺的发展和计 算机体系结构等方面的改进，f p g a 芯片的功能越来越强大，这使得信号处理研究 的重点在很大程度上可以放在软件算法上，而不用像过去那样需要过多地考虑硬 件实现。而且随着f p g a 运算速度的进一步提高，能够实时处理的信号带宽也大 大增加，数字信号处理的研究重点也由最初的非实时应用转向了高速实时应用。 随着微电子技术的进一步发展，f p g a 的成本不断下降，正逐渐成为各种电子 产品不可或缺的重要部件。从1 9 9 9 年到2 0 0 7 年的近十年间，f p g a 的成本降低 了5 0 0 倍，容量提高了2 0 0 倍，功耗降低了5 0 倍，速度加快了4 0 倍，功能和性 能方面已得到了很大的改善和提高。目前，f p g a 已经用于各种各样的应用。在最 新的r t e x 5 的器件里面有1 0 亿以上晶体管，除了可以编程以外还有很多硬核在 里面，例如最新的p c i e 总线和高速以太网的总线等，还有高速串行收发器以及成 百的d s p 模块。预计到2 0 1 0 年，半导体制造工艺将采用3 2 i l r l l 节点，芯片制造商 可以制造包含数十亿个晶体管的单芯片产品，而采用这种工艺的f p g a 会包含一 亿个可编程逻辑门，而且f p g a 平台会采用创新的封装技术将存储器、模拟混合 信号电路、通用接口、传感器、各种i o 集成到一起，这样的f p g a 会成为许多电 6 基于f p g a 的高速数字分路算法的研究和实现 子产品的核心。到时候，f p g a 的价格会降低5 倍，容量会增大5 倍，速度提高5 倍，在单位功耗上会有更多的功能，从这个趋势可以看出未来f p g a 的价值会越 来越高，于是可以为高速数字信号处理的研究和实现提供更多的方便。 总的来说，f p g a 越来越具有巨大的市场竞争力，它不仅可以解决电子系统小 型化、低功耗、高可靠性等问题，而且开发周期短、开发软件投入少、芯片价格 不断降低，在这种情况下f p g a 越来越多地取代了a s i c 的市场，特别是对小批量、 多品种的产品需求，f p g a 毫无疑问地成为商家首选。 目前，f p g a 的主要发展动向是：随着大规模现场可编程逻辑器件的发展，系 统设计进入“片上可编程系统( s o p c ) ”的新纪元；芯片朝着高密度、低压、低 功耗方向挺进；国际各大公司都在积极扩充其i p 库，以优化的资源更好的满足用 户的需求，扩大市场；特别是引人注目的所谓f p g a 动态可重构技术的开拓，将 推动数字系统设计观念的巨大转变。 1 1 3f p g a 硬件设计流程 f p g a 硬件设计是指利用e d a 开发软件和编程工具对器件进行开发的过程。 一般f p g a 硬件设计流程如图1 5 所示，它包括设计输入、功能仿真、设计处理、 时序仿真和器件编程及测试等七个步骤【1 4 j 。 1 设计准备 图1 5f p g a 设计流程图 第一章绪论 7 在设计之前，首先要进行方案论证、系统设计和器件选择等准备工作。设计 人员根据任务要求，如系统的功能和复杂度，对工作速度和器件本身资源、成本 及连线的可布性等方面进行权衡，选择合适的设计方案和合适的器件类型。 2 设计输入【1 5 】f 1 6 】【1 7 l 【1 8 】 将所设计的系统或电路以开发软件要求的某种形式表现出来，并送入计算机 的过程称为设计输入。通常有原理图输入方式、硬件描述语言输入方式、波形输 入方式三种。三种输入方式各有其优缺点。 3 功能仿真 也叫前仿真。设计必须在编译之前进行逻辑功能验证，此时仿真没有延时信 息，对于初步的功能检测非常方便。如果发现错误，则需要返回设计输入中修改 逻辑设计。 4 设计处理 是设计中的核心环节【2 0 1 。开发软件先对设计输入文件进行语法检查和设计 规则检查，然后进行逻辑综合和优化，使设计所占用的资源最少，将多个模块化 设计文件合并为一个网表文件，并使层次设计平面化，接下来将设计分割为多个 便于识别的逻辑小块形式映射到器件相应的宏单元中，最后以最优的方式对逻辑 元件布局，并准确地实现元件间的互连。 5 时序仿真 又称为后仿真或延时仿真。对系统和各模块进行时序仿真，分析时序关系， 估计设计性能，检查和消除竞争冒险，是与实际器件工作情况基本相同的仿真。 6 器件编程测试 编程是指将位流数据文件“配置 到f p g a 中去，器件编程需要满足一定的 条件，如编程电压、编程时序和编程算法等。对于支持j t a g 技术，具有边界扫描 测试b s t ( b a j l d a r ) r s c 趾t e s t i n g ) 能力和在线编程能力的f p g a 器件来说，测试起来 就更加方便【2 1 】【2 2 】。 1 1 4f p g a 设计的优化 在f p g a 硬件设计中，设计方法的不同对设计所占资源、系统的最高运行速 度、综合编译的结果等有着很大的影响。下面将从几个方面简要介绍一下优化设 计的方法。 1 层次化的设计概念 一般来说，现在要设计的系统的功能是非常复杂的，想要在一个模块将所有 的功能模块实现是非常繁琐和复杂的，也是不切实际的。层次化设计就是从系统 总体要求出发，在顶层进行功能划分和结构设计，将总的系统功能划分几个大的 8 基于f p g a 的高速数字分路算法的研究和实现 功能模块，然后对各个大的功能模块再进行功能划分分为几个子模块，这种层次 化和模块化将使系统设计变得简洁和明晰，不仅提高了设计效率，出现了设计错 误也容易发现和处理。 2 多种设计输入方式相结合 原理图输入方式是一种直接和直观的输入方式，这种方式适合对系统及各部 分电路很熟悉的情况，当要实现一个功能很复杂的电路时，效率很低，而硬件描 述语言在这方面是个很好的弥补，所以在f p g a 设计中一般采用原理图和硬件描 述语言相结合的输入方式，适合用原理图的地方就用原理图，适合用硬件描述语 言的地方就用硬件描述语言。在最短的时间内，用熟悉的工具设计出高效、稳定、 符合设计要求的电路才是最终目的。 3 流水线设计 在f p g a 设计中，一般只会在一些瓶颈部分出现速度受限。最终影响系统最 高工作速度的是电路设计中的诸如乘法器这样的组合逻辑电路，正是这些组合逻 辑电路导致了整个系统工作的最高时钟频率。为解决这个问题，流水线的设计思 想应运而生【2 引。流水线的设计思想是：把一个周期内执行的逻辑操作分为几部较 小的操作，并在多个高速时钟周期内完成，每个时钟周期采用寄存器锁存数据， 如图1 6 所示。假设原受限系统时钟周期为f ，使用流水线技术后时钟周期为f ，。 显然，流水线技术可以保证厶 ，即带来一定的处理延时。另外由于引入了 新的寄存器，一般硬件面积也会稍有增加。对于对系统运行速度要求高的设计而 言，流水线技术是经常采用的一种技术。 4 第三方工具软件 如前所述，硬件描述语言在f p g a 设计中的应用越来越多，但是f p g a 生产 厂家提供的开发软件平台对硬件描述语言的逻辑综合能力不强，对于复杂的设计 第一章绪论 9 电路甚至出现综合不了的情况。第三方开发工具软件是对f p g a 生产厂家开发软 件的补充和优化，采用专用的h d l 工具对硬件描述语言输入方式的设计进行逻辑 综合能达到很好的效果。常用的第三方工具软件有：f p g ae x p r e s s 、 l e o n a r d o s p e c n l 肛n 、s y n p l i f y 等等。 1 2 研究工作的主要内容 本文以x i l i n x 公司懈4 系列的x c 4 v s x l 6 0 1 1 f f l l 4 8 器件为平台，深入研 究了数字分路算法的两种实现结构( 多相滤波结构和加权叠接相加结构) ，完成了 一组3 2 路载波信号数字分路算法的多相滤波结构和加权叠接相加结构的f p g a 设 计并用一片f p g a 芯片分别实现了其功能。 作者所完成的主要工作如下： 1 深入研究了数字分路算法的两种实现结构：多相滤波结构和加权叠接相加 结构。根据算法原理，用m a t l a b 编写了实现这两种结构的数字分路算法的浮点 程序，并通过m a t l a b 仿真验证了结果的正确性； 2 基于f p g a 设计了实现这两种结构数字分路算法的方案，从各方面比较了 这两种方案的优劣，并编写了m a t l a b 的定点仿真程序以验证源代码的正确与否； 3 用v h d l 编写源代码，分别实现多相滤波结构的数字分路算法和加权叠接 相加结构的数字分路算法； 4 在完成设计之后，进行了功能仿真和时序仿真，最后在硬件平台上调试程 序，正确地输出了结果。 本文内容安排如下： 第一章为绪论，首先简要介绍了几种多载波信号频分分路技术，接着描述了 f p g a 的发展动态、f p g a 硬件设计方法以及一些优化方法，最后总结了本文的主 要研究内容。 第二章主要介绍了基于均匀d f t 滤波器组的数字分路技术的基本原理。首先 简单介绍了滤波器组的一般概念和定义，给出了基于复调制器的均匀d f t 滤波器 组解释，接着重点分析了实现均匀d f t 滤波器组的两种结构，即多相滤波结构和 加权叠接相加结构，并对这两种实现结构进行了比较，最后对本章内容进行了总 厶士 ；日。 第三章主要给出了基于m a t l a b 的数字分路算法仿真结果。首先提出了与本 文设计任务相关的一些技术要求，接着分别对多相滤波结构和加权叠接相加结构 的数字分路算法进行了仿真，着重对这两种结构的输入信号、滤波器设计、输出 信号的仿真结果进行了比较，通过比较得到，这两种结构都可正确完成本文所要 求的数字分路任务，只是采用不同的实现结构而已，最后对本章内容做出了总结。 l o 基于f p g a 的高速数字分路算法的研究和实现 第四章主要介绍了基于多相滤波结构的数字分路算法的f p g a 实现。首先给 出了多相滤波结构的数字分路算法的f p g a 总体设计思路和框图，接着详细介绍 了各个组成模块，对每个模块进行了分析和仿真，然后给出了整个分路算法的仿 真结果及所使用的总资源，最后对本章内容做出了总结。 第五章主要介绍了加权叠接相加结构数字分路算法的f p g a 实现。首先简单 阐述了加权叠接相加结构的数字分路算法的f p g a 总体设计框图，接着详细介绍 了各个组成模块，然后给出了整体的仿真结果和使用资源情况，最后对本章内容 进行了总结。 第六章为总结和展望，对本文所做工作进行了总结，并提出了一些尚待研究 和优化的问题。 第二章基于均匀d f t 滤波器组的数字分路技术原理 l l 第二章基于均匀d f t 滤波器组的数字分路技术原理 数字滤波器组的概念在科学和工程的许多领域中都会用到，在语音分析、频 带压缩、雷达和声纳处理以及信号的频谱参数化等系统中更是特别重要2 4 】【2 5 1 。均 匀d f t ( 离散傅里叶变换) 滤波器组是一类重要的数字滤波器组，在很多领域都 得到了广泛的应用。本文所研究的数字分路算法就是基于均匀d f t 滤波器组的数 字分路技术原理设计完成的。 本章主要研究基于均匀d f t 滤波器组的数字分路技术的基本原理【2 6 之9 1 。在充 分理解滤波器组的基本概念和定义的基础上，主要研究基于复调制器的均匀d f t 滤波器组解释，重点对实现均匀d f t 滤波器组的两种结构，即多相滤波结构和加 权叠接一相加结构进行分析和讨论，本文的数字分路设计就是分别采用这两种结构 完成数字分路功能。 本章主要由以下3 小节内容组成：第1 节将介绍滤波器组的一般概念和定义， 第2 节主要介绍基于均匀d f t 滤波器组的短时傅里叶分析器原理，其中将着重分 析和讨论多相滤波结构和加权叠接一相加结构这两种实现结构，第3 节将对本章内 容进行总结。 2 1 滤波器组的一般概念和定义 图2 1 表示k 路滤波器组分析器的基本构成，在k 路滤波器组分析器中，输 入信号x ( 刀) 被分成路数为k 的一组信号。图中以( 肌) 表示各路信号，其中 七= 0 ，l ，k 一1 。通常我们将图2 1 那样的系统称之为频谱分析器【2 6 】【2 7 】f 2 8 】，也称为 滤波器组【2 9 1 。一般来说，各路信号的抽样率与输入信号的抽样率是不同的。 通路 u r 滤 1 r 波 2 x ( 刀) l 器 组 输入 分 析 器 k - 1 ， 图2 1k 路滤波器组分析器的基本构成 1 2 基于f p g a 的高速数字分路算法的研究和实现 区别不同类别滤波器组的一个重要特征就是通路信号被调制的方式，通常分 为复数调制( 或正交调制) 和单边带( s s b ) 调制两种。单边带调制常用于通信系 统中，也用于编码系统中。在单边带调制中，各通路信号x 。( 聊) 是实数信号。而我 们上面所描述的频谱分析器一般采用复数调制，其中的通路信号坼沏) 是复数信 号，图2 2 简单地描绘了复数调制的情况。在图2 2 中，w 表示以频率毗为中心 的某一特定滤波器组的带宽。 x ( 以) 。嬲 、， 譬一一一 1 、1 _ j _ 。，l 。 7 ，、 ， 、。 ，m么、j t 胃一 1 一 r 内频谱 、 o 蚍里，a - 2 z 图2 2 复数( 正交) 调制 t 区别不同类别滤波器组的第二个重要特征就是滤波器组中通路滤波器的设计 方式，通常分为三种：( 1 ) 滤波器组的频带是不重叠的；( 2 ) 滤波器组的频带稍 有重叠；( 3 ) 滤波器组的频带大量重叠。滤波器组的频带不重叠设计常用于像通 信系统的时分到频分( t d m f d m ) 的复用转换器中，当然这只是不重叠设计应用 的一个例子，这时通路信号以( 朋) 可以是一组电话信号，x ( 珂) 可以是这些电话信号 的频率复用形式，这种情况下为了避免串话，通路与通路间利用防护带使各路信 号完全隔开。在实际中，由于滤波器的设计永远不能使阻带内具有无穷大衰减， 因此仍会有串话发生。有时，在诸如频带压缩系统那样的系统中则希望采用频带 稍有重叠的滤波器组设计方法，这时输入信号z ( 以) 被分解成一系列频谱分量 以( 朋) ，以便编码成压缩了的数字形式。最后，重叠很大的滤波器组设计，如图2 3 所示，常用于频谱分析器那样的系统中。这时我们希望取得高分辨力( 即有许多 通路) 的分析和平滑和良内插的频谱模型。这种情况下，滤波器组各通路传送的 是x 仞) 中位于滤波器频带中心附近那些频谱能量的信息。这种情况下的滤波器设 计常称为窗。由于这些滤波器不可能设计得使感兴趣的主带外面的衰减无穷大， 仍然会有串话现象发生，常称之为频谱泄露。分析窗的旁瓣越小，频谱的泄露就 越低，频谱分析器模仿真实频谱的准确度也就越高，分析窗主瓣在频率上越窄则 频谱分析器的频率分辨力就越尖锐，这时时间分辨力( 即窗的长度) 一定越宽。 第二章基于均匀d 兀 滤波器组的数字分路技术原理 1 3 图2 3 有大量重叠的滤波器组设计 滤波器组的第三个重要特征是通路信号坼( 聊) 被抽样的速率，如果通路的带宽 是岷，那么理论上每个通路信号的抽样率可降低一个因子m ，其中 m 堡 复数调制 式( 2 1 a ) 蟛 如果式( 2 1 ) 中使用等号，那么就称这些频带被临界抽样，如果式( 2 1 ) 中 不使用等号，那么就被称为过抽样。例如，如果k 路复数滤波器组中的频带都是 均匀地、接连分隔的，即m 等，如果这些频带都被临界抽样，那么m = k ，这 k 个滤波器组就称为临界抽样的滤波器组。 滤波器组的第四个重要特征就是频带分隔和频带宽度的选择情况。我们特别 对一类均匀滤波器组感兴趣，在均匀滤波器组中，所有的通路有同样的带宽和抽 样率。从实际情况看，均匀滤波器组十分有利，因为我们可以借助快速变换算法 比如f f t ( 快速傅氏变换) 实现它们。 在均匀滤波器组中常常考虑两类通路堆积排列，分别是偶型和奇型。在偶型 排列中，七= 0 通路以= o 为中心，各频带的中心频率为 ，_ = 等， 后= o ，1 ，k 一1 式( 2 - 2 ) 在奇型排列中，七= o 通路以w 0 = 詈为中心，各频带的中心频率为 雌= 警+ 昙， 七= o 1 ，k 一1 式( 2 3 ) 这两种情况分别示于图2 4 ( a ) 和2 4 ( b ) 中。以下重点讨论偶形排列方式，而奇形方 式只需在偶形排列方式的基础上乘以旋转因子进行一次旋转就可以得到。 吩 0 q 式制 调 bss 三k 信号特征：b p s k 信号 每路信号带宽：2 1 m h z 相邻两路载波间隔：3 1 2 5 m h z 3 1 2 速率及位数要求 输入速率： 输出速率： 输入位数： 输出位数： 输入3 2 路载波信号的速率为1 0 0 m h z 分路完后每路信号的速率为12 5 m h z 3 2 路合路信号1 2 位 每路信号1 4 位 基于f p g a 的高速数字分路算法的研究和实现 3 2 基于m a n ，a b 的多相滤波结构的数字分路算法仿真 本节主要使用m a t l a b 对多相滤波结构的数字分路算法进行仿真。首先对基 于多相滤波的数字分路算法结构进行分析和设计，接着重点研究此结构设计中的 滤波器设计，最后给出输入输出信号的仿真结果。 3 2 1 基于多相滤波的数字分路算法结构 a d 采样速率为1 0 0 m h z ，3 2 个载波信号间隔为3 1 2 5m h z ( 信号频谱图如图 3 1 所示) ，输出信号速率为1 2 5 m h z ( 一路子带信号频谱图如图3 2 所示) ，所以 采用数字分路时，应将输入信号分成1 0 0 3 1 2 5 = 3 2 个子带，然后再进行1 0 0 1 2 5 = 8 倍抽取( 降采样) ，得到输出信号。 o f s 2 图3 1窍= 1 0 0 i h z 传3 1 2 5 m h z 1 2 5 2 - 3 1 2 5 203 1 2 5 2 1 2 5 2 征忆 图3 2 一路子带信号频谱图 f s 采用k - m i 多相滤波结构实现，其中k = 3 2 ，m = 8 ，i = 4 。算法结构如图3 3 所 示，在该系统中输出3 2 路信号，即墨( 功，五( 哟，五。( 功为输出信号。 第三章基于姒t l a b 的数字分路算法仿真 z = 1 0 0 m 勉z = z 3 2 = 3 1 2 5 胞五= 4 + z = z 8 = 1 2 5 舰 石= 五= 1 2 5 脚 3 2 2 滤波器设计 k ( 册) = x ( 聆l j 【+ 七)魄( 打1 ) = 联l i l ，一七) 图3 3 多相滤波算法结构 3 2 点f f t 在上述的多相滤波数字分路算法中，滤波器h ( n ) 是其中一个重要的参数。在设 计时，考虑整个系统信号的调制方式、f p g a 硬件实现复杂度等因素，选用等波纹 滤波器，相关的指标为：采样频率f s s - 1 0 0 m h z ，f s = 2 0 2 5 m h z ，邱= 1 1m h z 。仿 真结果表明：当选用1 9 2 阶时，能够达到系统要求，图3 4 给出了其频率响应图。 图3 4 滤波器频率响应图 基于f p g a 的高速数字分路算法的研究和实现 323 输入信号仿真 输入的3 2 路载波信号频谱图如图35 所示。 ，“-