毕业论文基于fpga的远程高速采集卡说明书

高速采集卡的研制 高速采集卡的研制 摘要 本次设计来源于输电线路实时监控系统。系统由一台主机和多个分机组成。本次 设计为系统的一个分机。每个分机负责一个网点的电网的状况监测通过高速 A/D 转换 把电网的波形数据采集下来并记录到存储器中，在收到外部触发信号时把触发前 200ms 和后 300ms 的电网波形数据以嵌入式网络服务器的模式发送到主机。我国电网 标准频率为 50Hz 一般的系统对于 5 次谐波来说 200K 的采样率也足够了，本系统与传 统的电网监测系统不同，不仅是对工频信号监测，还要对雷电波，甚至是在对电网注 入行波进行检测。这些信号都是微秒级的，这就需要上兆的采样速度。本次设计的 AD 转换采用模拟设备公司的 AD9225 芯片保证较高的 AD 转换速度，处理器为 ALTERA 公司 的 EP3C25 能提供足够多的 I/O 接口和逻辑单元。 关键词： 数据采集；FPGA；以太网接口；LWIP 协议栈 高速采集卡的研制 THE DESIGN OF DATA GATHER BASED ON FPGA ABSTRACT This design comes from the transmission line real-time monitoring system. System consists of a host and a number of extension component. The design of an extension for the system. Each extension of a network responsible for monitoring the status of the grid through high-speed A / D converter to the grid and record the waveform data acquisition down to memory, when receiving an external trigger signal to trigger the pre-200ms and 300ms after the power waveform data to embed mode sensor and network servers to send to the host. Standard 50Hz grid frequency of our general system for the 200K for the five harmonics of the sampling rate is sufficient, the system and the traditional network monitoring systems, not only is the frequency signal monitoring, but also of the lightning wave, even In wave power into the testing. These signals are the microsecond level, which would require trillions of sampling rate. The design of the AD converter analog Devices AD9225 chips to ensure high speed AD converter, processor ALTERA EP3C25 company can provide enough I / O interface and logic elements. Key words: data acquisition; FPGA; ethernet interface; LWIP stack 高速采集卡的研制 目 录 1绪论 .1 1.1 引言1 1.2 数据采集卡的背景简介1 1.3 国、内外发展状况1 1.4 存在的问题4 2设计要求与方案论证 .5 2.1 设计要求5 2.2 总体设计方案5 2.3 方案细节12 2.4 本章小结14 3硬件设计 .15 3.1 系统框图15 3.2 前端信号调理分析15 3.3 信号调理电路设计17 3.4 A/D 转换.19 3.5 FPGA 核心电路.20 3.6 存储器电路21 3.7 以太网接口电路22 3.8 电源电路23 3.9 本章小结24 4软件设计 .25 4.1 SOPC 开发流程 .25 4.2 Quartus II 工程设计.26 4.3 Nios II 软件设计35 5参考文献 .45 6致谢 .46 高速采集卡的研制 附录 A 电路图1 附录 B Quartus II 电路2 附录 B PCB 图.1 附录 C 主要的代码2 附录 D 测试结果8 附录 E 实物照片.10 高速采集卡的研制 第 1 页 共 50 页 1绪论 1.1 引言 数据采集(DAQ)，是指从传感器和其它待测设备等模拟和数字被测单元中自动采 非电量或者电量信号，送到上位机中进行分析，处理。数据采集系统是结合基于计算 机或者其他专用测试平台的测量软硬件产品来实现灵活的、用户自定义的测量系统。 通常，必须在数据采集设备采集之前调制传感器信号，包括对其进行增益或衰减和隔 离，放大，滤波等对待某些传感器，还需要提供激励信号。 数据采集卡，即实现数据采集(DAQ)功能的计算机扩展卡，可以通过 USB、PXI、PCI、PCI Express、火线(1394)、PCMCIA、ISA、Compact Flash 等总线接 入个人计算机。 1.2 数据采集卡的背景简介 随着现代社会高新技术的飞速发展，现代生产，生活以及技术研究对数据采集系 统的要求越来越高。数据采集广泛应用于工业，国防，图像处理，信号检测等各个领 域，在这些应用中可用高速数据采集卡对这些数据信号进行采集，处理和存储。 ARM 处理器是 32 位嵌入式高级 RISC 微处理器，现在已经广泛应用于嵌入式各个行 业和领域。本文设计采用 FPGA 和嵌入式微处理器的方式来实现数据的采集和存储， 提供了一种高速度，高精度的数据采集卡设计方案。本采集卡采用 Samsung 公司的 S3C2410A 微处理器和 Altera 公司的 CycloneII 系列的 EP2C5 作为系统硬件的核心， 实现对数据的采集，分析和处理。 1.3 国、内外发展状况 数据采集器的研制在国外己经比较成熟，而且数据采集器的种类不断增多，性能 越来越好，功能越来越强大。比如美国 FLUKE 公司的 262XA 系列数据采集器是一种 小型、便携、操作筒单、使用灵活的数据采集器。它可以单独使用，也可以和计算机 连接使用。它具有多种测量功能，多种数据存储方式和多种控制方式。262XA 共有 21 高速采集卡的研制 第 2 页 共 50 页 路模拟输入通道，可直接测量电压（交流/直流至 300V） 、电流（利用分流器） 、温度 （9 种热电偶，一种铂电阻） 、频率和电阻等，8 路数字输入/输出可用于数字信号的处 理。另外 4 路用于报警输出。当某个模拟通道的输入信号超过了设定报警限，在对应 的 I/O 口输出一个低电平，每个模拟通道都可设置两个报警限。262XA 系列有两种扫 描速度：4 通道/秒（慢） ，17 通道/秒（快） 。仪器可使用 90264V 交流电直接供电， 也可使用 916V 直流供电。交直流电源还可同时使用，断电时可自动切换至直流。 RS232 接口为标准配置，可用于向计算机传输数据和控制。采集的数据可随时通过接 口打印。也可将数据用 RS232 接口传至计算机。记录的数据包括：通道号、测量值、 时间、报警状态、累加计数等。数据格式与 Lotus、Excel 相兼容。 美国恩泰克科学公司前不久推出一种新一代的数据采集器 Edl（EMONITOR dataline） ，该仪器技术先进、功能齐全，并可以与恩泰克 PM 软件 DOS 版及 EFM 窗 口版的多种软件完全配置使用。美国尼高力仪器技术公司的 2700 型数据采集器，完美 地将数据记录仪，程控开关与数字表的优势集于一身，是一款高精度、多功能、使用 方便的多路数据采集器。惠普公司 HP34970A 型数据采集器具有 61/2 位分辨率， 0.004%基本直流准确度和高达 250 通道/秒的扫描率，非易失性存储器可保存多达 50000 个带有时间标记的读数，可测包括直流电压、交流电压，由热电偶、RTD 和热 敏电阻提供的温度，2 线和 4 线电阻，交直流电流，频率和周期。康泰克 LogBook/300 现场独立的智能数据采集器是一种独立的数据采集系统，他可采集大量 的来自各种各样的传感静态的活动态的信号。LogBook/300 内由一个 PC 插卡槽，可 插入固态存储器卡或硬盘驱动器，其存储容量可达到 250M 读数以上。 Advantest（有 得万公司）的 R7326A 数据记录仪可以进行在线测量，测量速度达 60 点/200ms。而且 存储容量可以达到 512K 字节。供电方武多样。美国歌德仪器系统公司的 WindoGraf 的便携式数据采集器最大采样率为 10K，输入通道为 8 通道。欧美大地仪器设备中国 有限公司 THS1100 高速数据采集仪，1 秒钟内扫描 1000 个点，有自诊断，大屏 LCD 显示，软盘存储，打印输出等功能，内置 GP-IB 和 RS-232C 接口，可实现在线 微机控制和读数，精度为0.1。 在国内，由于数据采集技术不断发展，市场上出现了各种新型的数据采集器。例 如北京凯文斯系统集成有限责任公司 E16 系列 EPP 并口宽动态范围的高精度数据采集 器数据通道最大可以达到 16 个（单端） ，可编程增益为 1、2、4、6、8 位，采样最高 高速采集卡的研制 第 3 页 共 50 页 频率决定于微机的 CPU 及处理速度，一般为 60-80KHz。北京测振仪器厂研制的 HZ9609 数据采集器振动分析仪，它采用中文显示，直观醒目，操作简单方便;采 用先进的微电脑技术，工作可靠;采用高性能电池。体积小，重量轻，便于现场使用， 采用频谱分析技术和故障诊断技术，是进行数据采集，完成设备状态分析和故障诊断 的得力助手，它可以与微机通讯，建立设备状态数据库，对联设备进行更精细的状态 分析.采用压电加速度传感器，可测量振动信号的加速度，速度和位移，还可测量电压 信号和转速信号，采样频率为 1Hz-10KHz.北京众人精密测控技术公司的产品是 F- 5000 系列笔记本专用数据采集控制器，具有程控增益(1,2,4,8)，通道扩展，0.2%的精 度等特点，但分辨率不超过 12 位.(市场价格为 7000RMB).北京飞特测控技术公司相继 推出 8 通道 12 位 1.3M 转换速度和 1.3M(8 位)的采集通过率，优异的直流和交流性能， 内带定时/计数器，程控采集频率，32K 字 FIFO，支持连续采集存盘，采集通道可扩 展为 120 个，精度为 0.2%，另有 8 通道 16 位 250K 采集器供选择，此外还有 8 位双 通道 100M 数据采集器以及其他并行口采集器，ISA 总线采集器(市场价格为 9000RMB).大洋科技发展有限公司的模块无纸记录仪输入通道有 1、5、10、30 几种， 采样频率为 25 次/秒，存储容量为 13650 个数据或配 PC 卡-340，000 个数据，精度优 于 0.15 %FS。 北京德隆博宇科贸有限公司的 HG3518 数据采集器功能齐全，具有灵活多变的各 种现场数据采集方式：可测量振动（加速度、速度、位移） 、温度、转速等多种状态参 数；并自动判别测点状态（好、注意、危险） 。可通过串行口与计算机进行数据通讯， 对设备的状态进行精密诊断及劣化趋势分析。操作方便，携带方便。存储空间为 128KB，可存储 1000 组状态数据，频率上限；100-10kHz 可变。温度测量精度； 1%1 个字，转速测量精度；2%1 个字。但是价格高达 25000RMB（包括处理软件） 。 浙大中控的 MultiF JL-30B 彩色无纸记录仪具有 16 路万能输入，显示精度实时显示 精度0.2%，采样周期为 1 秒。北京西欧姆仪器仪表公司的 RXA-04 彩色数据多路数 据显示记录仪基本输入通道有 12、24、32、48、60 五种，采样周期为 10 秒，精度为 0.2%，数据存储空间达到 8M 字节（电子磁盘） ，具有多路输入标准电流、标准电压、 热电阻、热电偶等信号接入功能。 总之，经过对国内外现有数据采集行业产品的性能、价格、功能的了解，其概况 如下： 高速采集卡的研制 第 4 页 共 50 页 （1）体积较大，操作复杂，或者需配笔记本电脑。 （2）采用 LCD 显示和键盘输入功能，带打印功能。 （3）采样频率和采样精度两者不能很好的统一。 （4）前端可编程增益控制范围较小（一般在 16 倍以下） 。 （5）国内数据采集器的采样精度较低，一般为 0.2。 1.4 存在的问题 以前的控制器一般采用单片机，而单片机己从 4 位、8 位、16 位在向 32 位展，对 大多数场合来说己经能满足要求了，因为单片机也有许多优点，如价格比较低廉、结 构简单、接口扩展能力强。但有个很明显的缺点就是数学运算能力差，它可以应用在 一些对采样信号数学处理较为简单的领域，而一些要求对信号的数学处理比较复杂的 领域来说，单片机就显得力不从心了，譬如是通讯领域和复杂控制领域等。 在和上位 PC 机之间的数据传输问题上，以前的数据采集系统一般都通过系统总 线、微型计算机总线或板级总线和上位机 PC 系统，插槽上的各扩充板卡相连，它是 微型计算机最重要的一种总线。一般谈到微型机总线，就是指这种总线。一般有以下 几种标准：PCI、ISA、EISA 等，其数据地址不同，以适应不同的应用系统。虽然他 们的传输速度比较快，分别为 132M/ S、16M/S、32M/S，但由于 PC 接口资源有限且 需要对接口卡的硬件资源（I/O 地址、内存、中断、DMA）进行合理的配置，因此扩 展难度很大。 为了解决功能扩展接口插卡最头疼的配置问题，九十年代推出了即插即用接口卡 标准（ PCI 和 ISA PnP） ，由即插即用基本输入输出系统和即插即用操作系统完成对 接口卡资源的自动配置，以使功能扩展接口卡的使用变得相对简单方便，但功能扩展 接口卡仍存在以下问题：第一、接口卡的配置必须停机，并需打开 PC 机箱进行安装 和拆卸，这个过程仍需要一定层次的技术支持，即插即用技术的采用只是降低了功能 扩展卡的技术需要程度，这对 PC 这样广泛运用的工具而言仍显不足；第二、接口卡 设备驱动程序的安装、调试甚至正常运行的过程仍需要各种技术支持，特别是接口插 卡作为一种硬件设备插人 PC 后，总要占用 PC 的备种硬件资源，即插即用算法虽能解 决绝大多数的资源配置，但不能保证 100的解诀，因此，其安装和配置过程仍需要 人工干预。而当扩展卡较多时，常会出现一块或多块插卡因无法合理配置而不能正常 高速采集卡的研制 第 5 页 共 50 页 工作的情况，严重时可导致系统崩溃；第三、接口插卡的质量高低、兼容性和标准性 的程度以及驱动软件的可靠性直接影响计算机的寿命和系统的稳定性即可靠性；第四、 对象笔记本之类的小体积 PC 很难用接口插卡进行扩展；第五、PC 插槽中的各种接口 卡受到 PC 内部强的射频干扰，使其性能受到很大的影响。 高速采集卡的研制 第 6 页 共 50 页 2设计要求与方案论证 2.1 设计要求 本次设计任务是高速采集卡。采集卡能对3V 的电压信号进行 A/D 转换，并把采 样值保存到存储器中。在特定的触发信号到达时可以将采样值通过以太网接口发送到 上位机。 为了能够采集到特定的高频信号如：雷电波或者是对输电线路注入的行波信号， 需要 1M 以上的转换速度。芯片往往在极限指标状态下工作是不稳定且易老化的，为 了方便本系统以后的升级本次设计选择 10M/s 以上的 ADC。 处理器需把 1M/s 的数据存储在存储器中。在收到外部触发信号时停止采样并把 触发信号到达前 200ms 后 300ms 的数据上传。 2.2 总体设计方案 本次设计不仅要选择一个合适的设计平台，即确定是使用单片机还是 FPGA 或者 是 DSP。若选择 FPGA，那么是使用在 FPGA 上嵌入 DSP 的方法还是使用硬件描述语 言，还要确定使用什么样的 A/D 转换芯片、A/D 转换和处理器之间用什么样的接口。 怎样存储数据等，何种方式上传数据等。 2.2.1 处理器 单片机是最基础的嵌入式处理器，以 51 为代表。对输入信号进行放大或衰减后， 用外接触发电路产生触发信号，通过 A/D 转换将模拟信号转换成数字信号，再通过单 片机将数据锁存至外部 RAM。这种方案结构较为简洁，但在满足题目的实时采样频 率的要求下，A/D 的最高采样速度达 10MHz，由普通单片机直接处理这样速率的数据 难以胜任，少数改进型 51 单片机如 C8051F320 集成了较多的资源但其处理速度依然 难以达到高速数据存储的要求。 目前的数字信号处理一般选用 DSP 处理器。DSP 处理器内部一般采用哈佛结构。 哈佛结构的最大特点是计算机具有独立的数据存储空间和程序存储空间，每个存储器 单独编址、独立访问。这样就允许 CPU 同时执行取指令和取数据操作，从而提高了 系统运算速度。非常适合如视频处理之类的大量数据或复杂的数学变换处理。但与冯 高速采集卡的研制 第 7 页 共 50 页 诺依曼结构相比，哈佛结构结构更复杂。 在 2000 年后迅速发展起来的 FPGA 以其独特的功能：硬件电路设计软件化，可 以非常方便地进行各种数字信号处理，大大的简化了外部电路设计。同时 FPGA 可以 多任务并行处理保证了采样的实时性，同时可以利用软件嵌入 IP 核，这样就可以很方 便地利用 C 语言实现各种控制，简化了设计过程。 由于 FPGA 可在线编程，因此大大加快了开发速度。电路中的大部分逻辑控制功 能都由单片 FPGA 完成，多个功能模块如采样频率控制模块、数据存储模块都集中在 单个芯片上，大大简化了外围硬件电路设计，增加了系统的稳定性和可靠性。FPGA 的高速性能比其他控制芯片更适合于高速数据采集和处理。 如今嵌入式微处理器中，基于 ARM 内核的 MPU 占据了绝大部分的市场。ARM 处理器以低功耗、低成本、实用性强为特点，并以优异的产品性能著称于世，其主要 特点包括以下几个方面： (1) 体积小、低功耗、低成本、高性能； (2) 支持 Thumb（16 位）/ARM（32 位）双指令集，能很好地兼容 8 位/16 位器件； (3) 大量使用寄存器，指令执行速度快； (4) 大多数数据操作都在寄存器中完成； (5) 寻址方式灵活简单，执行效率高； (6) 采用精简指令集（RISC） ，指令长度固定。 此外，ARM 处理器还采用了一些特别的技术，在保证高性能的同时尽量减小芯 片体积，降低芯片功耗，这些技术包括： (1) 在同一条数据处理指令中包含算术逻辑处理单元处理和移位处理； (2) 使用地址自动增量（增加或减少）来优化程序中循环处理； (3) Load/Store 指令可以批量传输数据，从而提高数据传输的速率； (4) 所有指令都可以根据前面指令的执行结果决定是否执行，以提高指令的执行 效率。 2.2.2 DSP 方案 2.2.2.1 数据处理单元 TMS320VC33 是 TI 公司在 TMS320 C31 基础上新近推出的 TMS320C3X 系列新 高速采集卡的研制 第 8 页 共 50 页 一代浮点 DSP 芯片。其价格降低较多，性能却大有上升，是目前性价比最高的浮点运 算 DSP 芯片。考虑到以下因素我们选择它作为故障录波装置的数字信号处理器。 (1) 具有高速的浮点运算能力，其中 TMS320VC150 型在 13ns 单周期指令执行 时间时为 150MFLOPS 和 75MIPS；而 TMS320VC33 120 型在 17ns 单周期指令执行 时间时为 120MFLOPS 和 60MIPS。在很大程度上满足了故障录波装置对信号处理速度 的要求，保证了信号处理的实时性。 (2) 带有 32 位的高性能 CPU，可进行 16/32 位整数和 32/40 位的浮点操作。可对 故障录波装置所记录的各项电网参数进行精确的计算与分析，提高了计算与分析结果 的可靠性。 (3) 具有 24 位地址线，可寻址空间高达 16M，提供了充足的地址空间供外扩数据 和程序存储器所用。合理安排数据存储空间与程序存储空间所占的份额，可以提供充 足的地址空间。当系统连续发生大扰动时，应能无遗漏地记录每次系统大扰动发生后 的全过程数据，有利于全面而准确地监测电网运行情况。 (4) 具有 8/16/32 位程序引导装载功能。可以方便地将外部的慢速 EPROM 或其它 标准器件中的程序装载到快速的片内 RAM 或片外 SRAM 中来运行。省去了昂贵的快 速 EPROM，同时也减化了硬件设计、降低了成本。 (5) 改进了指令集，可支持两个或三个操作数指令，增加了条件调用和条件返回 指令，并能实现零开销循环和单周期分支。这在简化软件设计的同时缩短了指令和程 序的长度。符合故障录波装置对信号处理速度和数据存储容量的要求。 2.2.2.2 模数转换单元 ADS7864 是德州仪器公司最新推出的快速六通道全差分输入的双 12 位 A/D 转换 器。我们选取它作为采样装置的模数转换芯片。它有以下特点： (1) 具有六路输入通道。其六路通道被分为三对，分别对应电力系统中的三相。 特别适用于电网监测及电机控制。 (2) 三个保持信号输入端(HOLDA、HOLDB、HOLDC)用来选择输入的多路开关 并启动 A/D 转换。用软件控制保持信号的频率，可实现采样速率和采样时间的自行调 节。以满足故障录波装置对五个时段的不同要求。 (3) 六通道全差分输入。输入信号在进入采样保持电路之前经过全差分电路运算， 使其在 500KHz 采样率情况下仍能提供高达 80dB 的共模抑制比，对于高噪声环境下 高速采集卡的研制 第 9 页 共 50 页 输入噪声的抑制起到了非常重要的作用。 信号调理电路 DAS7864TMS320VC333 信号调理电路 信号调理电路 信号调理电路 A0+ A0- B0+ B0- C0+ C0- A1+ A1- B1+ B1- C1+ C1- 信号调理电路 信号调理电路 A相电压 B相电压 C相电压 A相电流 B相流 C相电流 图 2. 1 DSP 前向通道框图 采用两片 ADS7864 可对两回线上的电网参数进行采样转换，每一片 ADS7864 对 应一回线上的三相电压、电流信号。合理地对硬件电路进行设计可将两片 ADS7864 当 作一个整体使用。图 2 为 ADS7864 与 TMS320VC33 之间的连线。 A0 A1 A2 D0D15 HOLDA HOLDB HOLDC CS RD BUSY A0 A1 A2 HOLDA HOLDB HOLDC CS RD BUSY D0D15 Control Logic D0D15 TCLKO R/W STRB INT AXAY D16D31 图 2. 2 ADS7864 连接方案 由于 TMS320VC33 的数据线宽度为 32 位，而 ADS7864 数据线宽度为 16 位，可 以将两片 ADS7864 的数据线分别接在 TMS320 VC33 数据线的低 16 位和高 16 位上。 高速采集卡的研制 第 10 页 共 50 页 然后利用软件将读入的数据进行分离，并按两回线分别进行存储和计算。 2.2.3 FPGA 方案 FPGA 基本开发流程主要包括设计输入；设计仿真；设计综合；配置主要步骤。 设计输入主要有原理图输入和 HDL 输入两种方式，一般开发商都同时支持两种 输入方式。有些熟悉硬件设计的工程师开始喜欢利用原理图进行设计，这种方法非常 直观。 但比价复杂的系统用原理图方式显得极为麻烦一般使用 HDL 输入。 设计仿真包含功能仿真和时序仿真两项主要内容，功能仿真忽略了综合和布局布 线导致的时延等因素，仅仅从逻辑上进行仿真，这对设计思路的验证是有帮助的，但 必须通过时序仿真作进一步验证，发现并修正时序问题。 2.2.3.1 硬件结构 如图 2. 3 本系统的硬件电路主要由 FPGA、EPCS 配置芯片、SDRAM、ADC 和以 太网控制芯片构成。其中 FPGA 选择赛克隆 III 系列的高端产品，可以嵌入 IP 核作为 处理器。同时把数据缓冲、采样控制器、测频率和触发控制都使用逻辑电路搭建或者 是硬件描述语言编写。使外围电路大大简化。 FPGA NIOS II软核 SDRAM EPCS 前端信号调理A/D转换 FIFO 采样控制器 以太网接口 PLL 输入信号 延时 故障信号 来自故障检测电路 图 2. 3 FPGA 方案框图 被采集信号经过信号调理电路的隔离、滤波、放大或衰减处理之后变成适合 ADC 的输入信号，在经过 A/D 转换成数字信号后进入 FPGA 的片上 FIFO。经过 FIFO 的缓 冲后保存到片外 SDRAM 中，在收到数据上传请求时 IP 核把 SDRAM 中的数据通过以 太网接口上传。 2.2.3.2 软件结构 FPGA 开发的通常使用 Quartus II 和 Nios II 两个软件。Quartus II 用来搭建 FPGA 的硬件平台包括嵌入免费的 Nios II 处理器 高速采集卡的研制 第 11 页 共 50 页 如图 2. 4 在 Quartus II 软件下使用 SOPC Builder 工具创建 Nios II 处理器。为了 在 CPU 上移植嵌入式操作系统还需要添加一个定时器 Timer。由于 FPGA 的片上记忆 资源不足以保存大量的软件代码，需要把软件代码保存在 FPGA 外部存储器中。当 CPU 的复位地址指向 EPCS controller 时，在上电后把软件代码装载到 SDRAM 中。 采样控制器EPCS Controller FIFO PLL Timer Ethernet CPU SDRAM Controller SOPC Builder 图 2. 4 Quartus 工程原框架 2.2.4 ARM 方案 本系统主要由双通道模/数转换器 AD9238、ARM 微控制器及 FPGA 器件 EP1C3T100 组成，结构框图如图 2. 5 所示。AD9238 具有 A、B 两个通道，前端的差 分放大器对模拟信号放大后送至 AD9238，由 AD9238 将模拟信号转换成 12 位的数字 信号，同时送至 FPGA 中的 FIFO 缓存器。由 LabVIEW 设件制作的界面向 LPC2142 发送控制指令，LPC2142 读取 FIFO 缓存器中的数据并通过 USB 端口发送给主机。 主机还可通过界面菜单选择采样频率、采样的起始点、模拟信号调理及读取精度测频 数据等。 高速采集卡的研制 第 12 页 共 50 页 程控放大 衰减 电压比较器 差分放大 A/D转换 AD9238 FPGA 采样时钟产生 测频率 触发控制 数据缓冲 LPC2142 USB通信 系统控制 PC机 输入信号 图 2. 5 LPC2142 系统组成框图 2.2.4.1 硬件结构 AD9238 是美国模拟器件公司(ADI)推出的 12 位、 双通道模数转换器。该转换 器分为 3 种型号，采样率最高分别可达 20 MS/s，40 MS/s 和 65 MS/s。它提供与单 通道 A/D 转换器同样优异的动态性能，但是具有比采用 2 个单通道 A/D 转换器更 好的抗串扰性能;采用单 3 V 供电(2.7 V3.6 V); Rsn=70 dBcRsfd= 85 dBc;ENOB=11.3 b; 差分输入时有 500 MH 的 3 dB 带宽;带有片上的参考电压和 SHA; 12 Vp 的模拟 输入范围; 输出数据格式为偏移一进制码或者一进制补码。 主要的处理器为 LPC2412 因此 FPGA 的工作量不大只需要测频率、出发控制和数 据缓冲。不需要嵌入软核可以选用低端的 FPGA 或者用 CPLD 代替。 2.2.4.2 软件结构 LPC2142 内部集成 USB 设备控制器，并且 ARM 可以很方便地嵌入 C/OS 操作 系统，这方面的资料也非常之多，在嵌入操作系统后与上位机通信就不难解决了。大 大的降低了设计的难度。这种方案的硬件设计的难度不是很大，但是软件设计就比较 复杂，特别是对于自动化专业来说是相当具有挑战性的。 2.2.5 方案论证 DSP 方案的数据采集通道有 6 个能采集三相电压电流，具有很强的针对性。但是 处理器的性能有限，通道数量多就限制了数据采集的速度不能很快，ADS7864 每个通 道的速度限制在 500K 以内不能满足高速采集的需要。 LPC2142 内部集成 USB 设备控制器，和上位机通信采用 USB 接口同时采用 AD9328 高速数模转换器，达到了高速采集的要求。外部较复杂的采样控制、数据缓 冲和测频电路利用 FPGA 或 CPLD 实现可以简化电路设计和调试过程。但此系统需要 高速采集卡的研制 第 13 页 共 50 页 PC 机的配合才能工作，并且 USB 接口不适于远距离通信大大降低了应用的灵活性。 FPGA 既具有 DSP 处理高速大量数据的特点，又可以嵌入各种控制器和 CPU。为 了达到高速采集的要求，此方案只设计一个采样通道。数据的存储在片外 16M 的 SDRAM 中，这样的设计就不用上位机实时接收数据，大大减少了通信的数据量。在 FPGA 中嵌入以太网控制器外界软网卡芯片，数据上传采用以太网接口，方便远距离 通信。 EP3C23C25Q240C8N 的最大用户可用 I/O 有 215 个，除去第二功能 I/O 后还有 148 个，能够满足本次设计要求。 综合各方面考虑选择 FPGA 方案是最合理的设计。 2.3 方案细节 2.3.1 数据采集方案 由于嵌入式处理器的工作平率一般都在 100MHz 以下，加上本次设计的系统需要 较多任务处理，特别是在操作系统下中断响应往往需要较多的响应时间，因此不适合 使用 C 语言来直接控制 A/D 采样。考虑到 FPGA 内部有足够多的逻辑资源，使用 verilog 语言或逻辑门在 FPGA 内部设计一个 AD 采样控制器，使芯片按一定的采样率 连续采样，片外扩展 SDRAM 存储器采用循环保存 A/D 采样值，保存 500ms 的数据。 2.3.2 数据上传 随着计算机网路技术的发展及工业控制以太网技术的成熟，电网监测设备的网路 化已经成为必然趋势。目前工业控制领域使用的通信方式大部分都是 RS232C。这种 方式的距离短、速度慢，最大只有 115kb/s 无法满足远程通信和高速大量数据传输。 CAN 总线方式也是使用非常广泛，传输速度达到 1Mb/s，但是这种工业级的协议很难 与基于 TCP/IP 协议的上层网络连接。目前在 PC 接口上基本上都使用 USB 接口，但 是 USB 协议很复杂并且不适于组网和远距离传输。如果采用基于 TCP/IP 的以太网通 讯方式，FPGA 外接 RTL8201BL 芯片构建以太网接口上传数据。就很容易实现系统的 网络化，是本次设计的不二之选。 2.3.3 芯片的选型 在电子元器件和集成电路发展如此完善的当代，一个电路的性能指标在很大程度 上取决于电子元件和集成芯片的选取了。可见电子元件的序曲是电路设计相当关键的 高速采集卡的研制 第 14 页 共 50 页 一个步骤。下面就本次设计的原件选取做一些可行性分析。 2.3.3.1 ADC 选择 ADC 的选择也是本次设计的关键。为了实现高速采集并且为以后的升级留有一定 的空间本次 ADC 选择必须是 20M 以上的。在接口选择上有串行的、总线型的、并行 的。串行的难以满足 20M10bit 的速度。一般来说总线型的可以节省较多的 IO 资源， 但 FPGA 本身不存在固定的数据线和地址线，况且本次设计 ADC 持续采样，长时间 占据总线控制权会使得其他的数据难以实时响应。选择并行接口的 ADC 把数据送到 以硬件描述语言生成专门的时序逻辑电路来处理，这样不仅可以使数据采集的实时性 有保障而且大大的减小了 CPU 的负担。 ，亚德诺半导体在 A/D 采样领域特别是在高速 A/D 转换方面有很多出色的产品，其中的 AD9220、AD9225 都是不错的选择，但考虑 到 AD9225 的转换速度能达到 25M，能为以后产品升级留下较大的空间，是本次设计 的首选。 2.3.3.2 存储器选择 存储器包括只读存储器和随机存储器，只读存储器保存系统运行的软件系统， 作为嵌入式系统软件系统不会像 PC 机那么庞大，通常使用 Flash 存储器。Flash 存储器种类多样，其中最为常用的为 NOR 型和 NAND 型 FLASH。通常，NOR 型比 较适合存储程序代码，其随机读写速度快，但容量一般较小(比如小于 32 MB)，且价 格较高；而 NAND 型容量可达 lGB 以上，价格也相对便宜，适合存储数据，但一般 只能整块读写数据，随机存取能力差。它们对数据的存取不是使用线性地址映射，而 是通过寄存器的操作串行存取数据。但是一片 NORflash 有 48 个引脚，需要占用较多 的 IO 资源。EPCS 是 ALTERA 公司为解决这个问题而设计的串行 Flash 存储器，只占 用 4 个 IO 引脚。考虑到本系统需要带操作系统选择 16M 的 EPCS16 是比较合理的。 软件代码在 CPU 中高速运行，但是 Flash 的读写速度却非常有限。因此需要外挂 一个随机存储器，开机时把软件系统加载到 RAM 中已保证软件执行的速度。 常用的 RAM 有 SRAM、DRAM、SDRSDAM、DDRRAM。SRAM，不用刷新， 速度可以非常快，像 CPU 内部的 cache，都是 SRAM，缺点是一个内存单元需要的晶 体管数量多，因而价格昂贵，容量不大。DRAM，需要刷新，速度比慢，容量大。 SDRAM 结合了 SRAM 和 DRAM 的特点速度较快，读写周期小于 10ns，容量也比较 大。DDRSDRAM 是双通道 SDRAM 容量和速度在 SDRAM 的基础上有所提高，但是 高速采集卡的研制 第 15 页 共 50 页 DDR 得时序比 SDRAM 复杂，况且 SDRAM 的速度和容量已经远远超过本系统的要求 了。综合各方面的情况选择 SDRAM 作为内存是最合理的，具体型号 hy57v281620hct- h，容量为 16Mbytes。 2.4 本章小结 本章分析了众多嵌入式处理器的各自优势和缺点做了简要分析。确定了本次设计 是基于 FPGA 的设计，有效的保证了数据采集的实时性。确定了数据采集、数据上传 的基本方案，简要的规划了 IO 接口。 高速采集卡的研制 第 16 页 共 50 页 3硬件设计 3.1 系统框图 如图 3. 1 本系统的硬件电路主要由 cycloneIII 系列 FPGA、EPCS 配置芯片、 SDRAM、ADC 和以太网控制芯片构成。被采集信号经过信号调理电路的隔离、滤波、 放大或衰减处理之后变成适合 ADC 的输入信号，在经过 A/D 转换进入 FPGA。EPCS 相当于电脑的硬盘，是系统的程序存储器，SDRAM 是内存。A/D 转换得到的数字信 号经过 FPGA 的控制写入到 FIFO 中，最后通过以太网接口上传到上位机。 采样控制器EthernetFIFO PLL Timer EPCS Controller CPU SDRAM Controller SOPC Builder 前端信号调理A/D转换 输入信号 软网卡芯片 EPCS SDRAM EP3C25Q240C8N 采样终止信号 延时 图 3. 1 系统框图 3.2 前端信号调理分析 一般情况下在 A/D 转换之前需要加模拟信号调理电路。如示波器中都要增加很多 的调理电路：信号的放大与衰减，直流信号与交流信的耦合方式控制，电平的移位电 路，地隔离处理电路等等。 而正是这些电路的存在才能确保模拟信号在传输到 ADC 的输入端时是一个最合 适的信号。很多的数字示波器中，增加有 AUTO 的功能，它也是通过采样进来的数 值来调整前端电路的变化和，采样的频率来实现的。而实现前端电路的可调一般常用 的方式有模拟开关和继电器。本次设计中模拟信号调理也是不可或缺的。 高速采集卡的研制 第 17 页 共 50 页 3.2.1 放大衰减电路 由于很多信号幅度比较小，所以需要通过放大器来提高测量的精度。放大器通过 匹配信号电平和 A/ D 转换器的测量范围，来达到提高测量分辨率的目的。出于这个原 因，现在许多数据采集卡都包括了板载放大器。同样情况，当需要数字化的电压超过 了允许输入范围时，衰减就不可缺少了。 3.2.2 隔离电路 数据采集系统中不合适的接地是造成测量问题和数据采集卡损坏的最普遍原因。 对信号进行电气隔离可以防止这些问题的发生。隔离破坏了接地环路，避免了高的共 模电压，并且保护了价格不菲的数据采集设备。 通常的隔离方法有利用光耦、磁或者容性隔离器。磁或容性隔离器将信号从电压 形式调制成频率形式。频率能够在转回成电压之前以非直接物理连接的方式通过变压 器或者电容。当将被测信号的地和数据采集系统的地连起来的时候，会发现在两处输 入的地之间存在一定的电势差，这个电压称为共模电压。如果我们用的是一个单端测 量系统，测得的电压就会包括期望测试的电压和共模电压。如果采用差分输入为数据 采集卡的输入方式，就能消除这些共模电压，一般说来，典型值能高达 12V。然而， 高的地之间的电势差或者接地环路，都会损坏未经保护的数据采集设备。如果没有办 法消除这种电势差，那么，就可以用信号隔离器来破坏接地环路以达到消除共模电压 的作用。隔离器的另一个作用就是抑制一些来自电力线、闪电或者高压设备的浪涌高 压。当存在这种高压的时候，一个浪涌往往能损坏设备。信号隔离器通过切断连接， 建立了数据采集系统和这些高压浪涌之间的屏障。 3.2.3 滤波电路 信号调理往往需要抑制一定频率范围内的噪声，而噪声对于不同的系统有不同的 含义。对于数据采集系统来说，通常有两种情况，一是来自于电力线或机器的频率在 50Hz 的噪声，对于这种情况，大多数信号调理器的设计采用低通滤波器来实现最大程 度的抑制。 另一种常见的用法是用来防止信号混叠，这是由于采样率太低而引起的现象。奈 奎斯特定理指出，如果对一种模拟信号进行采样，所有频率超过 1/ 2 采样率的信号都 会以一种低频率信号的方式出现。我们只有在采样前把所有频率超过 1/ 2 采样率的 信号消除才能避免这种失真。 高速采集卡的研制 第 18 页 共 50 页 如今，对于数据采集系统来说，模拟抗混叠滤波器已经被应用在几乎所有的电子 电路中，例如:音频系统用滤波器来预放大、均衡和音调控制;在通信系统中，滤波器 被用来调整特殊的频率和抑制其他的频率;数字信号处理系统用滤波器来防止通带外的 噪声和干扰产生的混叠。对于一个希望减少外部噪声的数据采集系统来说，基本结构 可以包括模拟低通滤波器、数字滤波器或两者的结合。模拟滤波器通常放在 A/ D 转换 器的前面，用来消除信号通道位于 A/ D 转换之间的高频噪声和干扰。通过这种方式， 转换的数字输出就能够消除混叠谐波信息。而数字滤波器被放在 A/ D 转换器的后面， 通过采用平均技术来减少通带内频率上的噪声。我们可以发现，通常情况下，大多数 系统之间的差别是由于数字域的不同，而不是模拟域。模拟滤波可以在模拟信号到达 A/ D 转换器之前消除叠加在它之上的噪声。特别需要指出的是，这里面可能包含外加 的噪声尖峰。数字滤波不能消除这些尖峰，因此，叠加在模拟信号上的这种尖峰可能 会使 A/ D 转换器饱和，即使信号的平均值是在限定的范围内。另外，对于高速系统 特别是接近 5kHz 的系统来说，模拟滤波器就更加适合了。在这类系统中，模拟滤波 器能够减少通带频率外的噪声，也就是减少折叠信号。而数字滤波器，顾名思义就是 利用过采样技术和平均技术来减少通带内外的噪声。由于数字滤波器位于 A/D 转换器 之后，它可以消除转换过程中注入的噪声，模拟滤波器则不能做到。还有，数字滤波 器的可调整性也远比模拟滤波器来得好。根据数字滤波器的不同设计，我们可以设定 截止频率和输出数据的速率。 3.3 信号调理电路设计 本次设计是针对电网数据进行测量，电压幅度远远超出 A/ D 转换器的测量范围， 因此需要设计一个电压衰减电路。但是考虑到高压直接连接到本系统会系统造成很大 的危害，所以本次设计输入系统的被测电压幅度限制在8V 以内。 为了使系统运行更稳定，需要时本系统和电网实现电磁隔离。最定性的方法是使 用光电隔离。将电信号先转换为光信号再将关心好转换为电信号。这就使得电网和本 系统之间既没有电路联系也没有磁路联系。8V 的信号对于光电管来说仍然是比较大 的信号，需要将电压降到 4V 以内，这样就刚好满足 A/D 转换的量程。 由于来自电力线的信号可以提供较大的电流，抗干扰能力较强，滤波可以从简设 计。 高速采集卡的研制 第 19 页 共 50 页 如图 3. 2 所示电阻 R1=8K、R2=4K 构成分压电路，分压比为 4 比 12。可以得到 UO 如式 3-1。 2262 UU UUUo 对于运算放大器 U2 来说有： 2232 UU UU 光耦 U3、U4 的来说二极管串联说明两个光耦中的电流相等，在两个光耦性能一 致的前提下输出电压相等即： 2132 UU UU 对于运算放大器 U1 来说有： 3121 UU UU IR UUU 4 1 231 由上式可得： IO UU 4 1 C1 起积分作用，消除高频干扰。运放 U2 是电压跟随器，为后级提供足够的驱动。 由于输入量被限制在8V 以内，因此在 U1 的同相输入端电压也是在2V 以内。 高速采集卡的研制 第 20 页 共 50 页 15P C1 Cap U4 Optoisolator1 U3 Optoisolator1 4K3 R3 Res Semi 4K3 R4 Res Semi RP1 10K 2 3 6 74 U1 AD8055 2 3 6 74 U2 AD8055 GND GND GND +5V +5V +12V +12V -12V -12V P2 UO P1 UI GND GND 4K R2 Res1 8K R1 Res1 GND 56 R5 Res Semi 图 3. 2 前端信号调理电路 运放型号的选择是非常重要的，有些运放的增益带宽积能达到 20M 或者更高，虽 然增益带宽积是个定值，但这并不意味着在增益设为 1 的时