电子线路课程设计-频率合成器设计.doc

20042004 级本科课程（设计）级本科课程（设计） 频率合成器频率合成器 院院 （系）名（系）名 称称: : 物理与电子信息学院物理与电子信息学院 专专 业业 名名 称称: : 电子信息科学与技术电子信息科学与技术 学学 生生 姓姓 名名: : 乐乐 学学 号号 : : 指指 导导 教教 师师: : 完完 成成 时时 间间: : 20072007 年年 1010 月月 0505 日日 考勤考勤 报报告成告成绩绩 调试调试成成绩绩 奖奖励成励成绩绩 总总成成绩绩 洛阳师范学院物理与电子信息学院电子线路课程设计 2004 级电子信息科学与技术本科班 第 2 页/共 16 页 2 目录 概述概述4 系统组成框图系统组成框图.4 4 .1.1 功能原理功能原理 4 4 单元电路设计单元电路设计.4 3.1 石英晶体振荡器的工作原理.4 3.2m 分频电路 .5 3.2.1 74ls90 结构及功能表5 3.3 n 分频电路.6 3.3.1 74ls191 的结构及功能表6 3.4 数字锁相环电路.9 3.4.1 cc4046 简介及工作原理9 3.4.2 cd4046 电参数 10 4.综合电路设计12 4.1 电路设计及调试中的几个问题12 4.2 实验数据12 4.34.3 总体电路设计.14 4 5 5 心得体会心得体会14 参考文献参考文献14 附图一附图一15 附图二附图二16 洛阳师范学院物理与电子信息学院电子线路课程设计 2004 级电子信息科学与技术本科班 第 3 页/共 16 页 3 设计任务书：设计任务书： 课题名称：课题名称：频率合成器 设计要求设计要求：1.写出设计步骤，画出原理图，制作 pcb 板；2.装配电路； 3.调试电路；4.记录数据；5.处理数据；6.写实验总结 已知条件已知条件：主要元件 cd4046、 74ls90、cc4069、74ls191、32.768khz 的晶振等。 功能要求功能要求：利用一个高稳定的晶振产生许多稳定度与晶振相同的频率， 学习要求：学习要求：了解数锁相环 cd4046、高频模拟锁相环 ne564、低频锁相环 ne567 等集成 电路锁相环的基本原理；学会锁相环的捕捉带、同步带及压控振荡器的控制特性等主 要参数的测试方法；掌握用集成电路锁相环构成的锁相倍频、频率合成、fm 调制解调、 fsk 调制解调及双音多频译码等现代通信中广泛应用的电路的设计与调试。 1.1.概述概述 频率合成器可分为直接式频率合成器,间接式（或锁相）频率合成器和直接式数字 频率合成器。 1）直接式频率合成器（ds） 直接式频率合成器是最先出现的一种合成器类型的频率信号源。这种频率合成器 原理简单,易于实现。其合成方法大致可分为两种基本类型:一种是所谓非相关合成方 法;另一种称为相关合成方法。 2）直接式数字频率合成器（dds） 直接式数字频率合成器（dds）与传统的频率合成器相比，dds 具有低成本、低功 耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备 全数字化的一个关键技术。dds 芯片中主要包括频率控制寄存器、高速相位累加器和正 弦计算器三个部分（如 q2220） 。频率控制寄存器可以串行或并行的方式装载并寄存用 户输入的频率控制码；而相位累加器根据频率控制码在每个时钟周期内进行相位累加， 得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查 表得到） 。dds 芯片输出的一般是数字化的正弦波，因此还需经过高速 d/a 转换器和低 通滤波器才能得到一个可用的模拟频率信号。 3）间接式（或锁相）频率合成器（is） 间接式频率合成器又称为锁相频率合成器。锁相频率合成器是目前应用最广的频 率合成器,也是本设计主要介绍的内容。 晶体振荡器能产生稳定度很高的固有频率。若要改变频率，需要更换晶振。lc 振 荡器改换频率虽然很方便，但频率稳定度由较低。用锁相环实现的频率合成器，既有 稳定度高又有改换频率方便的优点。即用一个高稳定的晶振，可产生许多稳定度与晶 振相同的频率，在现代通信中获得广泛应用。频率合成器的主要性能指标如下： 洛阳师范学院物理与电子信息学院电子线路课程设计 2004 级电子信息科学与技术本科班 第 4 页/共 16 页 4 12 体体 rs l1 c1 c0 abba z1 z2 频率范围频率范围 频率合成器的工作频率范围，该工作频率范围可分为若干个频段，一般 适用途而定。在规定的频率范围内，任何指定的频率点上，频率合成器都能工作，且 满足性能指标要求。 频率间隔频率间隔 频率合成器的输出频谱是不连续的。两个相邻频率之间的最小间隔称为 频率间隔。 波道数波道数 频率合成器所能提供的频率点数。 频率转换时间频率转换时间 频率转换后达到稳定工作所需的时间。 频率稳定度与准确度频率稳定度与准确度 频率稳定度是指在规定时间间隔内合成器的频率偏离规定值 的数值；频率准确度则是指实际工作频率偏离规定值得数值，即频率误差。 2.2.系统组成框图系统组成框图 2.12.1 功能原理：功能原理： 晶振 jt与 74ls04 组成晶体振荡器，提供 32khz的基准频率；74ls90 组m 分频电 路,改变开关 s 的位置,即改变分频比 m,同时也改变了频率间隔 fr/m;74ls191 组成可置 数的n 分频电路，改变数据输入端 d0d1d2d3的状态，即改变分频比 n 或波道数。 本设计中主要涉及 3 方面的内容： （1）是 74ls90 如何设置不同的 m 值； （2）是 74ls191 如何设计不同 n 值； （3）锁相环 cd4046。 晶晶 体体 振振 荡荡 器器 m m 分分 频频 电电 路路 锁锁 相相 环环 n n 分分 频频 电电 路路 图系统组成框图图系统组成框图 3.3. 单元电路设计单元电路设计 3.13.1 石英晶体振荡器的工作原理石英晶体振荡器的工作原理 cmos 晶体振荡器是以石英晶体为振荡反馈元件的，石英晶体等效电路如图 2 所示。 图中： rs石英晶体等效串联电阻； l1石英晶体等效电感； c1晶体动态电容； c0分布电容。 图图 2 2 石英晶体等效电路石英晶体等效电路 洛阳师范学院物理与电子信息学院电子线路课程设计 2004 级电子信息科学与技术本科班 第 5 页/共 16 页 5 设图中两个并联等效支路的阻抗为 z1 和 z2，则 1s1 1 1 zr + j(wl -) wc 2 0 1 z = -j wc 设晶体的等效阻抗为，则 c z 12 c 12 z z z = z +z 将 cmos 石英晶体振荡线路中，将反相器工作在线形放大状态，石英晶体作为线路 中的反馈元件。只有当线路振荡频率接近石英晶体的固有串联谐振频率时，线路维持 振荡条件。由于石英晶体固有振荡频率十分稳定，cmos 反相器和石英晶体组成的振荡 线路也具有频率稳定的特点，并且这种线路经常用于电子手表、电子时钟和其他要求 准确时间的一切定时设备。其电路如图 3。这是一个串联式，还有一种是并联式。串联 式的阻抗远远大于并联式阻抗。其电路如图 4。图中 rf为 cmos 反相器的偏置电阻，通 常 rf=130m；c1、c2和石英晶体组成 形反馈网络，c2为可调电容。调整 c2值，可 以微调线路的振荡频率。考虑到体积大小、电路成本和分频方便，通常把石英晶体的 振荡频率做成 32.768khz，将此频率进行 16 次而分频，在输出端刚好得到 1hz 的脉冲。 在此我们应用的是石英晶体串联式振荡器。 12 jt 32.768khz c1 100pf r2 1m 12 u1a hcc4069ubf 34 u1b hcc4069ubf 56 u1c hcc4069ubf c1 20p c2 322p r1 150k rf 130m 12 32.768khz 12 cmosa 体体体 体体 图图 3 3 石英晶体串联式振荡器石英晶体串联式振荡器 图图 4 4 石英晶体并联式振荡器石英晶体并联式振荡器 3.23.2 mm 分频电路分频电路 3.2.1 74ls90 结构及功能表 74ls90 是异步二五十进制计数器（所谓异步计数器是指计数器内部触发器的 时钟信号不是来自于同一外接输入时钟信号，因而各触发器不是同时翻转，这种计数 器的计数速度慢） ，其引脚如图 5。 洛阳师范学院物理与电子信息学院电子线路课程设计 2004 级电子信息科学与技术本科班 第 6 页/共 16 页 6 qc 8 qb 9 gnd 10 qd 11 qa 12 a 14 b 1 r0(1) 2 r0(2) 3 vcc 5 r9(1) 6 r9(2) 7 u2 dm74ls90n 图图 5 5 引脚图引脚图 图图 6 6 74ls9074ls90 时序图时序图 两个时钟输入端 a 和 b。其中，a 和 qa 组成一位二进制计数器；b 和 qd、qc、qb 组成五进制计数器；若将 qa 与 b 相连接，时钟脉冲从 a 输入，则构成 8421bcd 码十进 制计数器。74ls90 有两个清零端 r0(1)、r0(2)和两个置端 r9(1)，r9(2)，功能表如 图 7 及时序表图 8 和时序图 6。 图图 7 7 74ls9074ls90 功能表功能表 图图 8 8 8421bcd8421bcd 十进制计数时序表十进制计数时序表 3.33.3 nn 分频电路分频电路 3.3.1 74ls191 的结构及功能表 74ls191 是一种可逆计数器，即可以进行加法计数也可以进行减法计数的计数器。 同步二进制可逆计数器 74ls191 的引脚如图 9 所示。 洛阳师范学院物理与电子信息学院电子线路课程设计 2004 级电子信息科学与技术本科班 第 7 页/共 16 页 7 图图 9 9 74ls19174ls191 引脚图引脚图 图图 1010 74ls19174ls191 状态状态 图中u/d 为“加减控制信号”:当u/d=0 时，实现二进制加法计数功能； u/d=1 时，做减法。s 为为计数允许控制端。下面是 74ls191 的功能表 1 和状态图 10。 表表 1 1 74ls19174ls191 功能图功能图 cpsldu/d 工作状态 *11* 保持 *0* 预置数 010 加法计数 011 减法计数 下图即为 74ls191 内部电路图 11： 图图 1111 74ls19174ls191 内部电路图内部电路图 洛阳师范学院物理与电子信息学院电子线路课程设计 2004 级电子信息科学与技术本科班 第 8 页/共 16 页 8 在本电路中 74ls191 作为一个加法计数器使用，由所置的数可决定分频比。即 74ls191 组成可置数的分频电路，改变数据输入端壮态，即改变分频比或波道数。 例：设=2，则频率间隔为/m=16 khz,当 0 f d0d1d2d3d4=0000 时，=16, =256 khz 0 f d0d1d2d3d4=0001 时，=15, =240 khz 0 f d0d1d2d3d4=0010 时，=14, =224 khz 0 f d0d1d2d3d4=0011 时，=13, =182khz 0 f 如此类推，直到 d0d1d2d3d4=1111 时，=1, =16khz. 0 f 以此可见，此时合成器输出的频率范围为 16khz-256khz,共有 16 种频率，两相邻 频率的间隔为 16khz, 若=4，则频率间隔为khz,频率间隔为 8 khz,频率范围为 8khz-128 khz. 然而经过测量数据并非如此，设=32khz 其测试结果如下表 2： i f 表表 2 2 n （khz） 0 f n （khz） 0 f n （khz） 0 f n （khz） 0 f 00002.1300012.29 001 0 2.4600112.67 01002.9101013.2 011 0 3.5501114 10004.5710015.3 101 0 6.410118 110010.67110116 111 0 321111 无 由此看来 74ls191 分频 n 最大是 15,即 d0d1d2d3d4=0000 时。 将其变成 32.768khz，设=2，则频率间隔为/m=16.384 khz 换算可得如表 i f 0 f 3：表表 3 3 n （khz） 0 f n （khz） 0 f n （khz） 0 f n （khz） 0 f 0000245.760001229.3760010212.9920011196.608 0100180.2240101163.840110147.4560111131.072 1000114.668100198.304101081.92101165.536 110049.152110132.768111016.3841111 无 同时我们也可以得到 m=4、8、10 时其数据范围分别为 洛阳师范学院物理与电子信息学院电子线路课程设计 2004 级电子信息科学与技术本科班 第 9 页/共 16 页 9 8.192122.88khz、4.09561.44khz、3.76849.152khz。 这个原因我们可由其原理图解释，d/u(5 脚)和 cten（4 脚）接地，rco（13 脚） 与 load（11 脚）相接。就拿 d0d1d2d3d4=1111 来说，此时 max/min 输出为 1，当 clk（14 脚）输出高电平时 13 脚 rco 输出为 0（有效电平） ，load（11 脚）输入为 0， 则可以预置数据，由于预置的 d0d1d2d3d4=1111，所以其一直 max/min 输出为 1，则输出 一个直流信号。但是当 d0d1d2d3d4=1110 时，有个 clk 信号时，其输出刚好与 clk 信号 频率相同，其余我们可以根据计算。 n m oi ff 3.3.4 4 数字锁相环电路数字锁相环电路 3.4.1 cc4046 简介及工作原理 cmos 锁相环有三个基本单元构成：相位比较器、电压控制振荡器和低通滤波器。 pll 功能框图如图 12 所示。 图图 1212 pllpll 功能框图功能框图 施加于相位比较器有两个信号：输入信号 ui 和压控振荡器输出信号 yo。 相位比较器输出信号 vo 正比于 ui 和 yo 的相位差，vo 经低通滤波器后得到一个平 均电压 ud，这个电压控制压控振荡器（vco）的频率变化是输入与输出信号频率之差不 断减小，直到这个差值为零，这是我们称之为锁定。 在锁相环锁定时，vco 能使其输出信号频率跟随输入信号频率变化，锁定范围以 flr表示。而锁相环能“捕捉”的输入信号频率称之为捕捉范围，以 fcr表示。 低通滤波器的时间常数决定了跟随输入信号的速度，同时也限制了 pll 的捕捉范 围。 数字锁相环 cc4046 采用了 cmos 工艺，其内部结构如图 13（a）所示。其中，放大 器 a1 对输入信号 ui 进行放大和整形。相位比较器（鉴相器）pc1 仅由异或门构成，它 要求两个相比较的输入信号必须各自是占空比为 50%的方波；pc2是由边沿触发器构成 的数字相位比较器，仅在两个相位比较的输入信号上升沿起作用，与输入信号的占空 比无关，pc1 具有鉴频鉴相功能，相位锁定时，脚输出高电平。压控振荡器是由 一系列门电路和镜像恒流源电路构成的 rc 振荡器，输出占空比为 50%的方波，固有振 荡频率 fv 由外接定时器 r1、r2 及定时器 c1 决定，通常情况下 r2=()，当电源电压 vdd 一定时， fv 与 r1,r2 的关系曲线如图。 r3 与 r4(通常 r4 的值大于 r3 的值)与 c2 洛阳师范学院物理与电子信息学院电子线路课程设计 2004 级电子信息科学与技术本科班 第 10 页/共 16 页 10 给成一阶低通滤波器（比例型） ，滤除相位比较器输出的杂波，滤波器的截止角度频率 2)43( 1 crr w 的高低对环的入锁时间，系统的稳定与频率的响应都有一定的影响。通常情况下， 越低，环路入锁时间越快，环路带宽越窄，环路的总增益低，消除相位抖动的能力 越差。因此要根据应用的具体要求选择。滤波后产生的直流误差电压 vd 控制对电容 ct 的充电速率，即控制 vco 的振荡频率 fv。vco 的最高工作频率与电源电压 vdd 有关， 当电源为5v，cc4046 的最高工作频率小于 0.6mhz。当电源电压为12v 时，cc4046 的高工作频率可达到 1mhz。a2 为输出缓冲器，只有当使能端 inh=0 时(禁止端)，vco 和 a2 才有输出，反之禁止输出。通常情况下，脚接地，稳压管 d2 提供 5v 的稳定电 压。可作为 ttl 电路的辅助电源。数字锁相环 cc4046 可以应用于频率合成电路。当 pll 做解调使用时，借条信号从 dem（10 脚）输出。 锁相倍(分)频是将一种频率变换为另一种频率，例如，将 35khz 的频率变换为 28khz，或者相反。显然，用所学的分频或倍频电路，是无法实现的，但用锁相环则很 容易实现。用 cc4046 实现任意数字的倍频或分频电路。其中，m 和n 是两个分频 比分别为 m 和 n 的分频器。当 cc4046 工作在锁定状态时，则有 n f m fi 0 故 i f m n f 0 （a） (b) 图图 1313 cc4046cc4046 内部结构内部结构(a)(a)和和引脚图引脚图(b)(b) 3.4.2 cd4046 电参数 cd4046 电参数如表 4 所示： 洛阳师范学院物理与电子信息学院电子线路课程设计 2004 级电子信息科学与技术本科班 第 11 页/共 16 页 11 表表 4 4 cd4046cd4046 电参数电参数 参数名称符号测试条件参数值单位 电源与电 压范围 ddss vv500 a dd iu 318v 动态功耗 a p 2 r = 1m 1 r =w 1 vco/2 dd v=10khz 0 f =10v dd v= 1.6mw ol v2m l r =w10v dd v= 0.05 输出电压 oh v20m l r =w10v dd v= 9.95 v dn i0.5v 0 v =10v dd v= 1300 驱动电流 dp i9.5v 0 v =10v dd v= 1300 am 静态电流 dd i15 端开，5 端接，3、9、14 接 dd v ss v 10v dd v= 10 输入电流 i i14 端 10v dd v= 0.1 am 最高工作 频率 max f10k 12 rr=w= 50pf 1 c = 1 vco dd v=10v dd v= 1200khz rl e 1 100k vco2.50.3v s r =w=5v dd v= 0.3% rl e 1 300k vco52.5v s r =w=10v dd v= 0.7% vco 线性 度 rl e 1 500k vco75v s r =w=15v dd v= 0.9% 输入低电 平 il v1/9v 0 v =10v dd v= 3v 输入高电 平 ih v1/9v 0 v =10v dd v= 7v 稳压管稳 定电压 z v50 a z im= 4.456.15v 图 14 表示压控振荡器的频率特性。振荡频率不仅和电源电压有关，而且和外接 阻容数值有关。cmos 锁相环 vco 振荡频率约为 0.515mhz。 洛阳师范学院物理与电子信息学院电子线路课程设计 2004 级电子信息科学与技术本科班 第 12 页/共 16 页 12 图图 1414 压控振荡器的频率特性压控振荡器的频率特性 vco 的线性度为 0.3%至 1%左右。线性度测试条件是：vco1为、2.50.3v52.5v 、，、10v、15v。75v5v dd v= 4.4.综合电路设计综合电路设计 4.14.1 电路设计及调试中的几个问题电路设计及调试中的几个问题 为了保证 cd4046 的正确工作，应注意以下问题： （1）晶振尽可能的靠近 hcc4069bf； （2）对于每一个集成块的电源处都要加一个滤波电容； （3）可对 cd4046 的电源单独引出来，以为了测试方便； （4）对于与频率有关（产生、控制时间等）的电容在选择时尽可能的选择瓷片电容， 因为其损耗角小； （5）每次进行频率调整时，要清楚 74ls90sn 如何进行 m 分频调整。经分析实际的 m 分频应该是 2、4、8、10 分频（说明：由于 n= 4、8 分频时其有时序图我们可得其 中的占空比有不同的情况，所以出现的频率很不稳定，需看其波形输出是否正确） ； （6）n 分频进行调整时，d3d2d1d0 全为零，注意记着在什么状态下是 0000，其 n=16，后面依次递推。 4.24.2 实验数据实验数据 ，m=2，压控振荡器的输入 ui 频率可在锁相环锁定时间32.768khz i f =5v dd v= 内锁定数据如表 9 所示： 洛阳师范学院物理与电子信息学院电子线路课程设计 2004 级电子信息科学与技术本科班 第 13 页/共 16 页 13 表表 5 5 n （khz） 0 f n （khz） 0 f n （khz） 0 f n （khz） 0 f 0000245.90001228.70010210.30011194.1 0100178.10101163.810110147.40111131.1 1000114.6100198.3101081.9101165.53 110049.14110132.85111016.181111 无 分析：将表 7 与表 9 进行对照我们可得出前面的推导是对的。同时我们也要明白频 率与分频在概念上之间的差别。频率即物质在 1 秒内完成周期性变化的次数，对于分 频来说，一般都是跟计数单元一起结合使用，分为预分频和后分频。预分频是在计数 单元值发生变化之前起作用（假如不用预分频时，计数器在每个上升沿到来时加 1，而 现在使用分频比为 1：2 的预分频器的话，那么必须等到两个上升沿的到来，计数器才 会加 1） 。后分频器与预分频器功能一样，只不过是在计数器值发生改变后起作用。像 tmr2 的后分频器，如果使用 1：1，计数器一但发生溢出，将立即置标志位为 tmr2if， 但是如果有 1：2 的后分频器的话，必须两次溢出后才会置位。这里的 m=4，即再发生 四个脉冲之后就置数，但是我们通过 74ls90 的真值表可得其占空比并不是相同，因此 其频率很不稳定八分频的原因也尽如此。 4.34.3 电路原理图电路原理图 12 jt 32khz c1 100pf r2 100k 12 u1a hcc4069ubf 34 u1b hcc4069ubf 56 u1c hcc4069ubf r9(1) 6 r9(2) 7 qc 8 qb 9 gnd 10 qd 11 qa 12 cka 14 ckb 1 r0(1) 2 r0(2) 3 vcc 5 u2 sn74ls90n ph pulses 1 ph cmpr1 2 cmpr in 3 vco out 4 inh 5 ci 1 6 ci 2 7 gnd 8 vco in 9 dmd 10 r1 to gnd 11 r2 to gnd 12 ph cmpr2 13 sig in 14 zener 15 vdd 16 u3 hcc4046bf b 1 qb 2 qa 3 en 4 d/u 5 qc 6 qd 7 gnd 8 d 9 c 10 ld 11 ma/mi 12 rco 13 clk 14 a 15 vcc 16 u4 sn74ls191n vcc vcc vcc ct 1000pf c2 0.01uf r4 10k r3 100k r1 10k r5 1k r6 1k r7 1k r8 1k vcc vcc vcc c11 47uf c12 0.1uf c21 47uf c22 0.1uf c31 47uf c32 0.1uf c41 47uf c42 0.1uf 1 2 3 4 5 6 7 8 s1 header 4x2a 1 2 3 4 5 6 7 8 s2 header 4x2a vcc socket j1 socket vdd freq gnd 图图 1515 电路原理图电路原理图 洛阳师范学院物理与电子信息学院电子线路课程设计 2004 级电子信息科学与技术本科班 第 14 页/共 16 页 14 5 5 心得体会心得体会 在这次实验中使我充分的认识到，对于整体的电路不可以有一个该连接的而没连接 的引脚或电路。虽然表面上看其来它对其没有太大影响但是事实并非如此，所以当我 们再焊接时千万不可有一点马虎。在调试过程中，出现急躁现象，使得调试思路不清 晰，没有进展。最后在老师的指导下才理清思路，从而也让我深刻的记着调试的主要 方法：逐步调试。通过一级级的单元进行调试，或是单个单个单元调试，但调试一个 单元过时，就逐级进行。中间的如果在调试过程中达不到效果我们可将其前一级和后 一级断开后进行调试。这种方法使我很快并且很清楚的了解问题的出处。最后当查出 74ls90 感觉有问题时，我们又选择了 cmos 系列 4518 型号（其功能表与 74ls90 一模一 样）进行检测到底是