复旦微电子企业硬件笔试题及部分答案

1.写出下列常用电子工程术语的中文名称： a) PCB: b) SMT: 表面组装技术（表面贴装技术）（Surface Mount Technology）c) FPGA: 现场可编程门阵列d) CPLD: (Complex Programmable Logic Device)复杂可编程逻辑器件e) ASIC: 专用集成电路f) DSP: 数字信号处理g) SRAM: （Static Random Access Memory），即静态随机存取存储器h) WDT: Watchdog TimerWatchdog Timer 中文名看门狗。是一个定时器电路，一般有一个输入，叫喂狗，一个输出到 MCU 的 RST 端，MCU 正常工作的时候，每隔一段时间输出一个信号到喂狗端，给 WDT 清零，如果超过规定的时间不喂狗， （一般在程序跑飞时） ，WDT 定时超过，就会给出一个 复位信号到 MCU，使 MCU 复位. 防止 MCU 死机. 看门狗的作用就是防止程序发生 死循环 ，或者说程序跑飞。工作原理：在系统运行以后也就启动了看门狗的计数器，看门狗就开始自动计数，如果到了一定的时间还不去清看门狗，那么看门狗计数器就会溢出从而引起看门狗中断，造成系统复位。所以在使用有看门狗的芯片时要注意清看门狗。硬件看门狗是利用了一个定时器，来监控主程序的运行，也就是说在主程序的运行过程中，我们要在定时时间到之前对定时器进行复位如果出现死循环，或者说 PC 指针不能回来。i) CMRR: 共模抑制比j) PWM: 脉冲宽度调制2.硬件电路设置看门狗定时器的目的是：防止程序发生死循环看 门 狗 电 路 的 应 用 ， 使 单 片机 可 以 在 无 人 状 态 下 实 现 连 续 工 作 _ 3.中断向量表中存储的内容是：_存 放 中 断 服 务 程 序 的 入 口 地 址 或 跳 转 到 中 断 服 务 程 序 的入 口 地 址 。 4.中断服务程序的开头一般进行的操作是：_中断前，一般要进行压栈保护 而_ 中断服务程序结束前一般进行的操作是：_中断退出后，马上要进行出栈恢复_ 5.列举你知道的几种电容：比如铝电解电容、电 解 电 容 、b.固 态 电 容 c.陶 瓷 电 容 d.钽 电 解 电 容 e.云 母 电 容 f.玻 璃 釉 电 容 g.聚 苯 乙 烯 电 容 h.玻 璃 膜 电 容 i.合 金 电 解 电 容 j.绦 纶 电 容 k.聚 丙 烯 电 容 l.泥 电 解 m 有 极 性 有 机 薄 膜 电 容 、 、 、 6.74L373被称为透明锁存器，“透明”一词的含义是指：_指的是不锁存时输出对于输入是透明的_ 7.Flash存储器的写寿命大约在 1百万次左右。 8.C 语言中，do while()和 while() .语法的区别是：do while 先执行 do 的代码再判断 while 里面的条件while 先判断条件再决定是否执行循环代码 9.C语言中，如果申明 char p3=“Basic“,“Fortran“,“Pascal“;则 p22=_s_ 10.C语言中，全局变量、Static 局部变量和非 Static局部变量的存储空间 占用是有区别的，前两者在普通数据存储区中生成，而非 Static局部变 量在_中生成。问题补充：这是一份题，为了追求给回答者的一个完整的印象，所以都写下来了。 大家互相学习嘛！看门狗定时器： 为了程序安全性（即有时候又问题怕陷入死循环）定时检查 出现问题自动复位！ .中断向量表中存储的内容是：就 51来多 里面只有 2个字节吧 存储不了多少东西 所以应该是 一个 LJMP 指令吧 跳到 中断处理程序！ .中断服务程序的开头一般进行的操作是： 保护一般不该改变的变量一般都压栈保护！ 9.C语言中，如果申明 char p3=“Basic“,“Fortran“,“Pascal“;则 p22=_0吧 一个 ASCLL 占一个字节吧_ 汉王笔试下面是一些基本的数字电路知识问题，请简要回答之。 a) 什么是 Setup 和 Holdup时间？ Setup time 指在时钟信号上升沿到来之前，信号保持稳定的时间Holdup time 指在时钟信号上升沿到来以后，信号保持稳定的时间b) 什么是竞争与冒险现象？怎样判断？如何消除？ 竞争(Competition): 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。把不会产生错误输出的竞争的现象称为非临界竞争。把产生暂时性的或永久性错误输出的竞争现象称为临界竞争。冒险(risk)：信号在器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为“毛刺“。如果一个组合逻辑电路中有“毛刺“出现，就说明该电路存在冒险。 c) 什么是“线与“逻辑，要实现它，在硬件特性上有什么具体要求？ 两个或者多个信号相连实现与的功能。使用 oc门，为了防止灌电流过大，需要接一个上拉电阻e) 什么是同步逻辑和异步逻辑？ f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。 g) 你知道那些常用逻辑电平？TTL 与 COMS电平可以直接互连吗？2、 可编程逻辑器件在现代电子设计中越来越重要，请问： a) 你所知道的可编程逻辑器件有哪些？ b) 试用 VHDL或 VERILOG、ABLE 描述 8位 D触发器逻辑。 3、 设想你将设计完成一个电子电路方案。请简述用 EDA软件（如 PROTEL）进行设计（包括原理图和 PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？ 飞利浦大唐笔试归来 1，用逻辑们和 cmos电路实现 ab+cd 2. 用一个二选一 mux和一个 inv实现异或 3. 给了 reg的 setup,hold时间，求中间组合逻辑的 delay范围。 Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T 时间到达芯片，这个 T就是建立时间-Setup time.如不满足 setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时hold time不够，数据同样不能被打入触发器。 4. 如何解决亚稳态 5. 用 verilog/vhdl写一个 fifo控制器 6. 用 verilog/vddl检测 stream中的特定字符串 扬智电子笔试 第一题：用 mos管搭出一个二输入与非门。 第二题：集成电路前段设计流程，写出相关的工具。 第三题：名词 IRQ,BIOS,USB,VHDL,SDR 第四题：unix 命令 cp -r, rm,uname 第五题：用波形表示 D触发器的功能 第六题：写异步 D触发器的 verilog module 第七题：What is PC Chipset? 第八题：用传输门和倒向器搭一个边沿触发器 第九题：画状态机，接受 1，2，5 分钱的卖报机，每份报纸 5分钱。 华为面题(硬件)全都是几本模电数电信号单片机题目 1.用与非门等设计全加法器 2.给出两个门电路让你分析异同 3.名词:sram,ssram,sdram 4.信号与系统:在时域与频域关系 5.信号与系统:和 4题差不多 6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12 分之一周期. .) 7.串行通信与同步通信异同,特点,比较 8.RS232c高电平脉冲对应的 TTL逻辑是?(负逻辑?) 9.延时问题,判错 10.史密斯特电路,求回差电压 11.VCO是什么,什么参数(压控振荡器?)12. 用 D触发器做个二分颦的电路.又问什么是状态图13. 什么耐奎斯特定律,怎么由模拟信号转为数字信号14. 用 D触发器做个 4进制的计数15.那种排序方法最快?一、 研发（软件） 用 C语言写一个递归算法求 N！； 给一个 C的函数，关于字符串和数组，找出错误； 防火墙是怎么实现的？ 你对哪方面编程熟悉？ 新太硬件面题接着就是专业题目啦 （1）d 触发器和 d锁存器的区别 （2）有源滤波器和无源滤波器的原理及区别 （3）sram，falsh memory，及 dram的区别？ （4）iir，fir 滤波器的异同 （5）冒泡排序的原理 （6）操作系统的功能 （7）学过的计算机语言及开发的系统 （8）拉氏变换和傅立叶变换的表达式及联系。各大公司的硬件笔试题f) 画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）3、 设想你将设计完成一个电子电路方案。请简述用 EDA软件（如 PROTEL）进行设计（包括原理图和 PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？ 3 Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T 时间到达芯片，这个 T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时 hold time不够，数据同样不能被打入触发器。 6. 用 verilog/vhdl检测 stream中的特定字符串 1)DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种 DSP结构图 2)说说定点 DSP和浮点 DSP的定义（或者说出他们的区别） 3）说说你对循环寻址和位反序寻址的理解 4）请写出【8，7】的二进制补码，和二进制偏置码。用 Q15表示出 0.5和0.5 第一题：用 mos管搭出一个二输入与非门。 第二题：集成电路前段设计流程，写出相关的工具。 第四题：unix 命令 cp -r, rm,uname 第五题：用波形表示 D触发器的功能 第八题：用传输门和倒向器搭一个边沿触发器 第九题：画状态机，接受 1，2，5 分钱的卖报机，每份报纸 5分钱。 全都是几本模电数电信号单片机题目 1.用与非门等设计全加法器 4.信号与系统:在时域与频域关系 6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12 分之一周期.) 7.串行通信与同步通信异同,特点,比较 8.RS232c 高电平脉冲对应的 TTL逻辑是?(负逻辑?) 9.延时问题,判错 10.史密斯特电路,求回差电压 11.VCO 是什么,什么参数(压控振荡器?)12. 用 D触发器做个二分颦的电路.什么是状态图 13 什么耐奎斯特定律,怎么由模拟信号转为数字信号15.那种排序方法最快?新太硬件面题（1）d 触发器和 d锁存器的区别（2）有源滤波器和无源滤波器的原理及区别 （3）sram，falsh memory，及 dram的区别？ （4）iir，fir 滤波器的异同 （5）冒泡排序的原理 （6）操作系统的功能 （7）学过的计算机语言及开发的系统 （8）拉氏变换和傅立叶变换的表达式及联系。分析设计1.波形变换题目 从正弦波-方波-锯齿波-方波,设计电路2. 74161计数器组成计数电路,分析几进制的4.判断 MCS-51单片机的指令正确还是错误,并指出错误原因(1) MUL R0,R1(2) MOV A,R7(3) MOV A,#3000H(4) MOVC A DPTR,A(5) LJMP #1000H ()5.MCS-51单片机中,采用 12Mhz时钟,定时器 T0采用模式 1(16位计数器),请问在下面程序中,p1.0的输出频率MOV TMOD,#01HSETB TR0 LOOP:MOV TH0,#0B1HMOV TL0,#0E0HLOOP1:JNB TF0,LOOP1CLR TR0CPL P1.0SJMP LOOP1、同步电路和异步电路的区别是什么？（仕兰微电子）异步电路主要是组合逻辑电路，用于产生地址译码器、或的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。电路的稳定需要有可靠的建立时间和持时间，待下面介绍。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。比如触发器，当上升延到来时，寄存器把端的电平传到输出端。在同步电路设计中一般采用 D触发器，异步电路设计中一般采用 Latch。2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点-无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性-因此近年来对异步电路研究增加快速，论文发表数以倍增，而 Intel Pentium 4处理器设计，也开始采用异步电路设计。异步电路主要是组合逻辑电路，用于产生地址译码器、或的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。3、什么是“线与“逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用 oc门来实现（漏极或者集电极开路），由于不用 oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻）7、解释 setup和 hold time violation，画图说明，并说明解决办法。（威盛 VIA 2003.11.06 上海笔试试题）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T 时间到达芯片，这个 T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果 hold time不够，数据同样不能被打入触发器。建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么 DFF将不能正确地采样到数据，将会出现metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的（冗余）消去项，但是不能避免功能冒险，二是在芯片外部加电容。三是增加选通电路在组合逻辑中，由于多少输入信号变化先后不同、信号传输的路径不同，或是各种器件延迟时间不同（这种现象称为竞争）都有可能造成输出波形产生不应有的尖脉冲（俗称毛刺），这种现象成为冒险。10、你知道那些常用逻辑电平？TTL 与 COMS电平可以直接互连吗？（汉王笔试）常用逻辑电平：TTL、CMOS、LVTTL、LVCMOS、ECL（Emitter Coupled Logic）、PECL（Pseudo/Positive Emitter Coupled Logic）、LVDS（Low Voltage Differential Signaling）、GTL（Gunning Transceiver Logic）、BTL（Backplane Transceiver Logic）、ETL（enhanced transceiver logic）、GTLP（Gunning Transceiver Logic Plus）；RS232、RS422、RS485（12V，5V，3.3V）；TTL 和 CMOS不可以