数字电路数字电子技术第3章

1、第三章 逻辑门电路,3.3 TTL逻辑门电路,3.4 MOS逻辑门电路,3.5 集成逻辑门电路的应用,3.6 两种有效电平及两种逻辑符号,3.1 二极管的开关特性及二极管门电路,3.2 三极管的开关特性及三极管门电路,3.7 门电路的VHDL描述,3.1 二极管的开关特性及二极管门电路,（1）加正向电压UF时，二极管导通，管压降UD可忽略。二极管相当于一个闭合的开关。,一、二极管的开关特性,1二极管的静态特性,可见，二极管在电路中表现为一个受外加电压ui控制的开关。 当外加电压vi为一脉冲信号时，二极管将随着脉冲电压的变化在“开”态与“关”态之间转换。这个转换过程就是二极管开关的动态特性。,（

2、2）加反向电压VR时，二极管截止，反向电流IS可忽略。二极管相当于一个断开的开关。,3.1 二极管的开关特性及二极管门电路,2二极管开关的动态特性,给二极管电路加入一个脉冲信号，电流的波形怎样呢？,ts为存储时间，tt称为渡越时间。 trets十tt称为反向恢复时间,3.1 二极管的开关特性及二极管门电路,同理，二极管从截止转为正向导通也需要时间，这段时间称为开通时间。,反向恢复时间：trets十tt,产生反向恢复过程的原因： 反向恢复时间tre就是存储电荷消散所需要的时间。,3.1 二极管的开关特性及二极管门电路,二、二极管门电路,1.二极管与门,3.1 二极管的开关特性及二极管门电路,0V

3、,0V 0V,0V 5V,0V,5V 0V,5V 5V,0V,5V,2或门电路,3.1 二极管的开关特性及二极管门电路,0V,0V 0V,0V 5V,5V,5V 0V,5V 5V,5V,5V,1. 三极管电路的习惯画法,一、三极管的开关特性,3.2 三极管的开关特性及三极管门电路,2. 图解法,直流负载线,UCEQ 6V,ICQ 1.5mA,用估算法求IB,3.2 三极管的开关特性及三极管门电路,（1）截止状态：当uI小于三极管发射结死区电压时，IBICBO0， ICICEO0，UCEVCC，三极管工作在截止区，对应图中的A点。 三极管工作在截止状态的条件为：发射结反偏或小于死区电压,3三极管

4、的三种工作状态,3.2 三极管的开关特性及三极管门电路,此时，若增加uI，则IB，IC，UCE，工作点沿着负载线由A点B点C点D点向上移动。在此期间，三极管工作在放大区， 其特点为ICIB。 三极管工作在放大状态的条件为：发射结正偏，集电结反偏,（2）放大状态：当UI为正值且大于死区电压时，三极管导通。有,3.2 三极管的开关特性及三极管门电路,若继续增加uI ，IB会继续增加，UCEUBE0.7V，集电结正偏，三极管进入饱和状态。ICICS基本不变，UCEUCES 0.3V。 电压条件为：发射结正偏，集电结也正偏。 三极管工作在饱和状态的电流条件为：IB IBS,（3）饱和状态：继续增加uI

5、，当UCEUBE0.7V时，集电结变为零偏，称为临界饱和状态，对应E点。此时的集电极电流为ICS，基极电流为IBS。,临界饱和,三种工作状态比较,发射结电压 死区电压,发射结正偏 集电结反偏,发射结正偏 集电结正偏,很大 相当开关断开,可变,很小 相当开关闭合,3.2 三极管的开关特性及三极管门电路,解： 根据饱和条件IBIBS解题。,例3.2.1 电路及参数如图所示，设输入电压UI=3V，三极管的UBE=0.7V。 （1）若60，试判断三极管是否饱和，并求出IC和UO的值。,（2）将RC改为6.8kW，重复以上计算。,IBIBS 三极管饱和。,IB不变，仍为0.023mA,IBIBS 三极管

6、处在放大状态。,3.2 三极管的开关特性及三极管门电路,（3）将RC改为6.8kW，再将Rb改为60kW，重复以上计算。,由此可见，Rb 、RC 、等参数都能决定三极管是否饱和。,即在uI一定（要保证发射结正偏）和VCC一定的条件下，Rb越小，越大，RC越大，三极管越容易饱和。,IBS0.029 mA,IBIBS 三极管饱和。,饱和条件可写为：,3.2 三极管的开关特性及三极管门电路,开通时间ton= td +tr 关断时间toff= ts +tf,4三极管的动态特性,（1）延迟时间td从ui正跳变的瞬间开始，到iC上升到0.1ICS所需的时间,（2）上升时间triC从0.1ICS上升到0.9

7、ICS所需的时间。,（3）存储时间ts从ui下跳变的瞬间开始，到iC下降到0.9ICS所需的时间。,（4）下降时间tfC从0.9ICS下降到0.1ICS所需的时间。,（1）延迟时间td从ui正跳变的瞬间开始，到iC上升到0.1ICS所需的时间,耗尽层由宽窄,瞬间IB越大， td越小。,（2）上升时间triC从0.1ICS上升到0.9ICS所需的时间。,放大饱和,瞬间电流,产生开关时间的原因：,3.2 三极管的开关特性及三极管门电路,（3）存储时间ts从ui下跳变的瞬间开始，到iC下降到0.9ICS所需的时间。,（4）下降时间tfiC从0.9ICS下降到0.1ICS所需的时间,瞬间IB越大， t

8、S越小。,消散超量存储电荷所需时间,放大截止,饱和越浅，超量存储电荷越少， tS越小。,瞬间电流,3.2 三极管的开关特性及三极管门电路,二、三极管非门电路,3.2 三极管的开关特性及三极管门电路,5V,0V,5V,0V,二极管与门和或门电路的缺点：,（1）在多个门串接使用时，会出现低电平偏离标准数值的情况。 （2）负载能力差。,三、二极管和三极管组成的与非门电路,3.2 三极管的开关特性及三极管门电路,0.7V,1.4V,解决办法： 将二极管与门（或门）电路和三极管非门电路组合起来。,3.2 三极管的开关特性及三极管门电路,DTL与非门电路,工作原理： （1）当A、B、C全接为高电平5V时，

9、二极管D1D3都截止，而D4、D5和T导通，且T为饱和导通， UL=0.3V，即输出低电平。 （2）A、B、C中只要有一个为低电平0.3V时，则UP1V，从而使D4、D5和T都截止，UL=VCC=5V，即输出高电平。 所以该电路满足与非逻辑关系，即：,3.2 三极管的开关特性及三极管门电路,3.3 TTL逻辑门电路,一、TTL与非门的基本结构及工作原理 1TTL与非门的基本结构,TTL与非门的基本结构,3.3 TTL逻辑门电路,（+5V）,2TTL与非门的逻辑关系,与非的逻辑关系为： 输入全为高电平时，输出为低电平； 输入有低电平时，输出为高电平。,假设： 输入高电平为3.6V； 输入低电平为

10、0.3V。,3.3 TTL逻辑门电路,TTL与非门的逻辑关系:,（1）输入全为高电平3.6V时。 T2、T3饱和导通，,实现了与非门的逻 辑功能之一： 输入全为高电平时，输出为低电平。,由于T2饱和导通，UC2=1V。,T4和二极管D都截止。,由于T3饱和导通，输出电压为： UO=UCES30.3V,3.3 TTL逻辑门电路,该发射结导通，UB1=1V。T2、T3都截止。,（2）输入有低电平0.3V 时。,实现了与非门的逻辑 功能的另一方面： 输入有低电平时， 输出为高电平。,忽略流过RC2的电流， UB4VCC=5V 。,由于T4和D导通，所以： UOVCC-UBE4-UD =5-0.7-0

11、.7=3.6（V）,综合上述两种情况，该电路满足与非的逻辑功能，即：,3.3 TTL逻辑门电路,二、TTL与非门的开关速度,1TTL与非门提高工作速度的原理 （1）采用多发射极三极管加快了存储电荷的消散过程。,3.3 TTL逻辑门电路,（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。,3.3 TTL逻辑门电路,2TTL与非门传输延迟时间tpd,导通延迟时间tPHL从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。,一般TTL与非门传输延迟时间tpd的值为几纳秒十几个纳秒。,截止延迟时间tPLH从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。,与非门的传输延迟

12、时间tpd：,3.3 TTL逻辑门电路,三、TTL与非门的电压传输特性及抗干扰能力,1电压传输特性曲线： Uo=f（Ui）,3.3 TTL逻辑门电路,（1）输出高电平电压UOH在正逻辑体制中代表逻辑“1”的输出电压。UOH的理论值为3.6V，产品规定输出高电压的最小值UOH（min）=2.4V。,2几个重要参数,（2）输出低电平电压UOL在正逻辑体制中代表逻辑“0”的输出电压。UOL的理论值为0.3V，产品规定输出低电压的最大值UOL（max）=0.4V。,（3）关门电平电压UOFF是指输出电压下降到UOH（min）时对应的输入电压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用U

13、IL（max）表示。产品规定UIL（max）=0.8V。,（4）开门电平电压UON是指输出电压上升到UOL（max）时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用UIH（min）表示。产品规定UIH（min）=2V。,（5）阈值电压Uth电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。 近似地：UthUOFFUON 1.,3.3 TTL逻辑门电路,Uth,UiUth；Uo=高电平 UiUth；Uo=低电平,TTL门电路的输出高低电平不是一个值，而是一个范围。,3抗干扰能力,同样，它的输入高低电平也有一个范围，即它

14、的输入信号允许一定的容差，称为噪声容限。,低电平噪声容限 UNLUOFF-UOL（max）0.8V-0.4V0.4V 高电平噪声容限 UNHUOH（min）-UON2.4V-2.0V0.4V,3.3 TTL逻辑门电路,四、TTL与非门的带负载能力,产品规定IIL1.6mA,1输入低电平电流IIL与输入高电平电流IIH（1）输入低电平电流IIL是指当门电路的输入端接低电平时，从门电路输入端流出的电流。,可以算出：,3.3 TTL逻辑门电路,倒置的放大状态： IIH=iIB1， i为倒置放大的电流放大系数。,（2）输入高电平电流IIH是指当门电路的输入端接高电平时，流入输入端的电流。,寄生三极管效

15、应： IIH=PIB1， P为寄生三极管的电流放大系数。,由于p和i的值都远小于1， 所以IIH的数值比较小，产品规定：IIH40uA。,3.3 TTL逻辑门电路,2带负载能力,3.3 TTL逻辑门电路,灌电流负载当输出低电平时，电流从负载灌入门电路。,拉电流负载当输出高电平时，电流从门电路拉出,流入负载。,（1）灌电流负载当驱动门输出低电平时，电流从负载门灌入驱动门。,当负载门的个数增加，灌电流增大，输出低电平升高。,NOL称为输出低电平时的扇出系数。,当达到UOL（max）=0.4V 时，允许灌入输出端的电流定义为输出低电平电流IOL，产品规定IOL=16mA。由此可得出:,3.3 TTL

16、逻辑门电路,NOH称为输出高电平时的扇出系数,产品规定:IOH=0.4mA。 由此可得出：,拉电流增大时，RC4上的压降增大，会使输出高电平降低。因此，把允许拉出输出端的电流定义为输出高电平电流IOH。,（2）拉电流负载当驱动门输出高电平时，电流从驱动门拉出,流至负载门的输入端。,一般NOLNOH，取两者中的较小值作为门电路的扇出系数，用NO表示。,3.3 TTL逻辑门电路,五、 TTL门电路的其他类型,1非门,3.3 TTL逻辑门电路,2或非门,3.3 TTL逻辑门电路,3与或非门,3.3 TTL逻辑门电路,线与将几个门的输出端 并联使用，实现与逻辑。,4集电极开路门（ OC门）,3.3 T

17、TL逻辑门电路,普通的TTL门电路不能进行线与！,电流 太大！,当LI输出“1“，L2输出“0”时,4集电极开路门（ OC门）,（1）实现线与,OC门主要有以下几方面的应用：,逻辑关系为:,3.3 TTL逻辑门电路,（2）实现电平转换 如图示，可使输出高电平变为10V。,3.3 TTL逻辑门电路,（2）用做驱动器 可用它来驱动发光二极管、指示灯、 继电器和脉冲变压器等。,3.3 TTL逻辑门电路,OC门进行线与时，外接上拉电阻RP的选择：,得：,（1）当输出高电平时， RP不能太大。RP为最大值时要保证输出电压为UOH（min）。,3.3 TTL逻辑门电路,（2）当输出低电平时,所以： RP（

18、min）RPRP（max）,由：,RP不能太小。RP为最小值时要保证输出电压为UOL（max）,得：,3.3 TTL逻辑门电路,当EN=0时，D1截止，为正常工作状态（二输入与非门）； 当EN=1时，D1导通，T4D、T3都截止。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。,5三态门（TSL门),低电平有效,（1）结构及工作原理,3.3 TTL逻辑门电路,去掉非门G，则EN=1时，为工作状态， EN=0时，为高阻态。,EN=1为工作状态的三态门,3.3 TTL逻辑门电路,（b）组成双向总线， 实现信号的分时双向传送。,（2）三态门的应用,三态门在计算机总线结构中有着广泛的应用。 （a

19、）组成单向总线实现信号的分时单向传送。,3.3 TTL逻辑门电路,1 0 0, ,六、TTL集成逻辑门电路的改进电路,1、采用了抗饱和三极管,2、将Re2用“有源泄放电路代替”。,3、输出级采用了达林顿结构。,4、输入端加了保护二极管。,3.3 TTL逻辑门电路,TTL分为54和74两大系列， 54系列用于军品，VCC为4.55.5V，环境温度为55+125；74系列用于民品， VCC为4.755.25V，工作的环境温度为070。,七、TTL集成门电路介绍,3.3 TTL逻辑门电路,TTL集成电路的型号,3.3 TTL逻辑门电路,3.3 TTL逻辑门电路,TTL集成门电路举例,74LS00与非

20、门器件，内部含有4个2输入端与非门，共有14个引脚。,74LS86四异或门,MOS管的工作原理（模拟书）,场效应管（简称FET）是一种电压控制器件(uGS iD) ，工作时，只有一种载流子参与导电，因此它是单极型器件。 FET因其制造工艺简单，功耗小，温度特性好，输入电阻极高等优点，得到了广泛应用。,3.4 MOS逻辑门电路,一、N沟道增强型MOS管,3.4 MOS逻辑门电路,绝缘栅型场效应管 ( Metal Oxide Semiconductor FET)，简称MOSFET。分为： 增强型 N沟道、P沟道 耗尽型 N沟道、P沟道,1.N沟道增强型MOS管的结构,符号：,sio2,耗尽层,4个

21、电极：漏极D， 源极S，栅极G和 衬底B。,2. 工作原理,再增加uGS纵向电场 将P区少子电子聚集到 P区表面形成导电沟道， 如果此时加有漏源电压， 就可以形成漏极电流iD。,栅源电压uGS的控制作用,当uGS=0V时，漏源之间相当两个背靠背的 二极管，在d、s之间加上电压也不会形成电流，即管子截止。,当uGS0V时纵向电场 将靠近栅极下方的空穴向下排斥耗尽层。,3.4 MOS逻辑门电路,定义： 开启电压（ UT）刚刚产生沟道所需的 栅源电压UGS。,N沟道增强型MOS管的基本特性： uGS UT，管子截止， uGS UT，管子导通。 uGS 越大，沟道越宽，在相同的漏源电压uDS作用下，漏

22、极电流iD越大。,3.4 MOS逻辑门电路,3.4 MOS逻辑门电路,漏源电压uDS对漏极电流id的控制作用,当uGSUT，（设UT=2V， uGS=4V）,（a）uDS=0时， id=0。,（b）uDS0时ID； 同时沟道靠漏区变窄。,（c）当uDS增加到使uGD=UT时， 沟道靠漏区夹断，称为预夹断。,（d）uDS再增加，预夹断区 加长， uDS增加的部分基本降落在随之加长的夹断沟道上， id基本不变。,0V,4V,1V,0V,2V,3. 特性曲线,四个区： （a）可变电阻区（预夹断前）,输出特性曲线：iD=f(uDS)uGS=const,（b）恒流区也称饱和 区（预夹断 后）,（c）夹断

23、区（截止区）,（d）击穿区,恒流区,截止区,击穿区,3.4 MOS逻辑门电路,可变电阻区,可根据输出特性曲线作出移特性曲线。 例：作uDS=10V的一条转移特性曲线：,UT,转移特性曲线： iD=f(uGS)uDS=const,3.4 MOS逻辑门电路,一个重要参数跨导gm：,gm=iD/uGS uDS=const (单位mS) gm的大小反映了栅源电压对漏极电流的控制作用。 在转移特性曲线上， gm为的曲线的斜率。 在输出特性曲线上也可求出gm。,3.4 MOS逻辑门电路,二、N沟道耗尽型MOSFET,在栅极下方的SiO2层中掺入了大量的金属正离子。所以当uGS=0时，这些正离子已经感应出反

24、型层，形成了沟道。,定义： 夹断电压（ UP）沟道刚刚消失所需的栅源电压uGS。,特点： 当uGS=0时，就有沟道，加入uDS，就有iD。 当uGS0时，沟道增宽，iD进一步增加。 当uGS0时，沟道变窄，iD减小。,3.4 MOS逻辑门电路,N沟道耗尽型MOSFET的特性曲线,输出特性曲线,转移特性曲线,3.4 MOS逻辑门电路,三、P沟道耗尽型MOSFET,3.4 MOS逻辑门电路,四、MOS管的主要参数,（1）开启电压UT （2）夹断电压UP （3）跨导gm ：gm=iD/uGS uDS=const （4）直流输入电阻RGS 栅源间的等效电阻。由于MOS管栅源间有sio2绝缘层，输入电阻

25、可达1091015。,3.4 MOS逻辑门电路,MOS管和普通三极管比较,3.4 MOS逻辑门电路,3.4 MOS逻辑门电路,所以输出为低电平。,一、 NMOS门电路 1NMOS非门,逻辑关系：（设两管的开启电压为UT1=UT2=4V，且gm1gm2 ） （1）当输入Vi为高电平8V时，T1导通，T2也导通。因为gm1gm2，所以两管的导通电阻RDS1RDS2，输出电压为：,（2）当输入Ui为低电平0V时，,2NMOS门电路 （1）与非门,T1截止，T2导通。 UO=VDD-UT=8V =UOH ，即输出为高电平。 所以电路实现了非逻辑。,3.4 MOS逻辑门电路,（2）或非门,3.4 MOS

26、逻辑门电路,（3）与或非门,3.4 MOS逻辑门电路,二、CMOS非门,结构：由N沟道MOSFET和P沟道MOSFET互补而成。,1逻辑关系： （设VDD（UTN+|UTP|），且UTN=|UTP|） （1）当Ui=0V时，TN截止，TP导通。输出UOVDD。 （2）当Ui=VDD时，TN导通，TP截止，输出UO0V。,3.4 MOS逻辑门电路,2电压传输特性：,CMOS门电路的阈值电压 Uth=VDD/2,（设: VDD=10V， UTN=|UTP|=2V）,（2）当2VUi5V，TN工作在饱和区，TP工作在可变电阻区。,（3）当Ui=5V，两管都工作在饱和区， Uo=（VDD/2）=5V。

27、,（4）当5VUi8V，TP工作在饱和区， TN工作在可变电阻区。,（5）当Ui8V，TP截止， TN导通，Uo=0V。,（1）当Ui2V，TN截止，TP导通，UoVDD=10V。,3.4 MOS逻辑门电路,3工作速度,由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。,3.4 MOS逻辑门电路,4保护电路,设二极管的正向压降为UD，,当输入信号大于VDD+UD时，D1导通，将栅极电位钳制在VDD+UD，保证C2上的电压不超过VDD+UD。 当输入信号小于UD时，D2导通，将栅极电位钳制在UD，保证C1上的电压

28、也不超过VDD+UD。,多晶硅电阻 （限流）,3.4 MOS逻辑门电路,三、其他的CMOS门电路,3.4 MOS逻辑门电路,1. CMOS与非门,2. CMOS或非门,3.4 MOS逻辑门电路,为了稳定输出高低电平，可在输入输出端分别加反相器作缓冲级,3. 带缓冲级的门电路,3.4 MOS逻辑门电路,后级为与或非门，经过逻辑变换，可得：,4CMOS异或门电路,由两级组成，前级为或非门，输出为,3.4 MOS逻辑门电路,5. CMOS三态门,当EN=0时，TP2和TN2同时导通，为正常的非门，输出:,当EN=1时，TP2和TN2同时截止，输出为高阻状态。 所以，这是一个低电平有效的三态门。,3.

29、4 MOS逻辑门电路,6. CMOS漏极开路门（OD门）,OD门与TTL集电极开路门（OC门）对应，其特点是可以实现线与，可以用来进行逻辑电平变换，具有较强的带负载能力等。,电阻外接,3.4 MOS逻辑门电路,7.CMOS传输门,（1）当C接高电平VDD， 为低电平0V时，若Ui在0VVDD的范围变化，,工作原理：（设两管的开启电压UTN=|UTP|2V，VDD=10V）,至少有一管导通，相当于一闭合开关，将输入传到输出，即Uo=Ui。,3.4 MOS逻辑门电路,3.4 MOS逻辑门电路,1.电源电压允许范围大，CC4000系列为318V。因此它们输出高低电平摆幅大，抗干扰能力强，其噪声容限可

30、达30%VDD，而TTL门的噪声容限只有0.4V。 2.因CMOS管有极高的输入阻抗，故其扇出系数很大，可达50。 3.CMOS门工作时总是一管导通另一管截止，因而其功耗极小。当VDD=5V时，其功耗为2.55uW。 4.MOS管是多数载流子受控导电器件，所以温度稳定性好，抗辐射能力强。,四、CMOS逻辑门电路的主要特点：,CMOS 器件的符号,CC 40 25 M,温度范围： -55+125,器件品种：3输入与非门,器件系列,中国制造CMOS器件,示例：,(1) (2) (3) (4),3.4 MOS逻辑门电路,3.5 集成逻辑门电路的应用,一、TTL与CMOS器件之间的接口问题 两种不同类

31、型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件： 驱动门的UOH（min）负载门的UIH（min） 驱动门的UOL（max）负载门的UIL（max） 驱动门的IOH（max）负载门的IIH（总） 驱动门的IOL（max）负载门的IIL（总）,1TTL门驱动CMOS门,（2）如果TTL和CMOS器件采用的电源电压不同，则应使用OC门，同时使用上拉电阻RP 。,3.5 集成逻辑门电路的应用,（1）当都采用5V电源时，TTL的UOH（min）为2.4V，而CMOS4000系列和74HC系列电路的UIH（min）为3.5V，显然不匹配。这时可接一上拉

32、电阻RP。RP的阻值一般取几百几k。,也可在CMOS门的输出端与TTL门的输入端之间加一CMOS驱动器。,2 CMOS门驱动TTL门,都采用5V电源时，主要考虑CMOS门的输出电流是否满足TTL输入电流的要求。要提高CMOS门的驱动能力，可将同一芯片上的多个门并联使用。,3.5 集成逻辑门电路的应用,外接负载：喇叭、继电器、发光二极管(LED),负载电流几百mA,小功率继电器动作电流可小于10mA,发光材料：磷化镓、砷化镓、磷砷化镓等 仍具有单向导电性，但正向导通时发光，且导通压降为2V左右。 工作电流几十几mA。 使用时要串接限流电阻。,二、TTL和CMOS电路带其他负载时的接口问题,3.5

33、 集成逻辑门电路的应用,（b）用TTL门电路驱动5V低电流继电器，其中二极管D作保护，用以防止过电压。,1对于电流较小、电平能够匹配的负载可以直接驱动。 （a）用TTL门电路驱动发光二极管LED，这时可以直接相连，但要在电路中串接一个约几百W的限流电阻。,3.5 集成逻辑门电路的应用,2带大电流负载,（a）可将同一芯片上的多个门并联作为驱动器。,（b）也可在门电路输出端接三极管，以提高负载能力。,3.5 集成逻辑门电路的应用,（2）对于或非门及或门，多余输入端应接低电平；也可以与有用的输入端并联使用。,三、多余输入端的处理,（1）对于与非门及与门，多余输入端应接高电平； 在前级驱动能力允许时，

34、也可以与有用的输入端并 联使用。,3.5 集成逻辑门电路的应用,3.6 两种有效电平及两种逻辑符号,（1）输入低电平有效输出高电平有效,一、两种有效电平,（2）输入高电平有效输出低电平有效,二、两种逻辑符号,输出端没有小圆圈的逻辑符号称为标准逻辑符号或正逻辑符号； 输入端有圈的逻辑符号称为反相逻辑符号或负逻辑符号。,为了表示输入或输出低电平有效，我们使用小圆圈。 当逻辑符号的输入或输出线上没有小圆圈时，称这条线是高电平有效，当逻辑符号的输入或输出线上有小圆圈时，称这条线是低电平有效。,3.6 两种有效电平及两种逻辑符号,3.6 两种有效电平及两种逻辑符号,正逻辑与负逻辑,3.6 两种有效电平及

35、两种逻辑符号,相互等效的两种逻辑符号,3.6 两种有效电平及两种逻辑符号,2任一条线一端上的小圆圈移到另一端，其逻辑关系不变。,三、两种逻辑符号的变换,1逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。,3一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。,3.6 两种有效电平及两种逻辑符号,3.6 两种有效电平及两种逻辑符号,举例：相同功能电路的两种逻辑符号比较例1.当A和B都为高电平或C和D都为高电平时，L为高电平，D亮。,例2：KA和KB只要有一个开关闭合，即A和B只要有一个为低电平时，L为低电平，D亮。,3.7 门电路的VHDL描述,1用赋值语句描述二输入与非门LIBRARY