数字电子电路实训.ppt

1、第6章 数字电子电路实训,6.1数字钟的构成 6.2数字钟的电路选择 6.5 数字钟的设计与制作任务书,6.1数字钟的构成,以使用中小规模集成电路设计数字钟为训练电路。 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。数字钟由振荡器电路、分频器电路、计时单元、扩展单元等部分组成。 1、振荡器电路常使用晶体振荡器电路。 2、分频器可将振荡器产生的高频方波信号分频后得到1Hz的方波信号供秒计数器进行计数。 3、计时单元用于实现12（或24）进制计数和显示及时间调节。 4、“报时”是指当数字钟计时到某特定时间时，以声、光等方式告知此时刻的时间。一般包括整点报时、半点报时、定点报时等。,6.

2、1数字钟的构成,图6.1.1 数字钟的组成框图,6.2数字钟的电路选择,6.2.1 振荡器电路选择 1晶体振荡器 如图6.2.1所示是非门 G1与晶振、电容和电阻构成的晶体振荡器电路，G2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。,图6.2.1 晶体振荡器,6.2数字钟的电路选择,2555多谐振荡器 精度要求不高时可以采用集成电路定时器555与RC组成的多谐振荡器。（如图6.2.2所示) 振荡频率为：,6.2数字钟的电路选择,图6.2.2 555定时器与RC组成多谐振荡器,6.2数字钟的电路选择,6.2.2 分频器电路选择 1CC4518 COMS计数器 具有“加法计数

3、”和清零功能。4518是BCD码（即二十进制）计数器，而4520是四位二进制计数器。管脚排列如图6.2.3所示，其真值表见表6.2.1。,表6.2.1 CC4518(4520)真值表,6.2数字钟的电路选择,6.2数字钟的电路选择,2CC4060 COMS14位二进制串行计数分频器 CC4060（CD4060）是14位二进制串行计数分频器。它由两部分电路组成，一部分是振荡器电路，另一部分电路是14级二进制分频器。,6.2数字钟的电路选择,表6.2.2 CC4060真值表,6.2数字钟的电路选择,通过外接石英晶体可构成高精度的晶体振荡器。如图6.2.6（b）所示。,图6.2.6 CC4060的振

4、荡电路 (a)外接电阻和电容(b)外接石英晶体,6.2数字钟的电路选择,CC4060分频器部分是由D触发器组成的14位二进制串行计数器，其分频系数为1616384（分别由Q4 - Q14输出）。 图6.2.7为CC4060分频器构成的秒信号发生器电路，它可以为数字钟或其它计数器提供固定的时钟信号（1秒）。,图6.2.7 晶体振荡器和十五级分频器电路,6.2数字钟的电路选择,6.2.3 时间计数单元电路选择 时计数单元一般为12进制计数器或24进制计数器；分计数和秒计数单元为60进制计数器，其输出都为8421BCD码。 CC4518内含有两个十进制计数器，用一片CC4518就可以构成六十进制或二

5、十四进制计数器。,6.2数字钟的电路选择,图6.2.8 六十进制和二十四进制加法计数器电路 (a)六十进制计数器(b)二十四进制计数器,6.2数字钟的电路选择,与非门可选用四2输入与非门CC4011，其外部引线排列见图6.2.11。,图6.2.11 CC4011 引线排列图,6.2数字钟的电路选择,6.2.4 译码显示单元电路选择 CC4511是CMOS电路中常用的共阴极BCD码7段锁存译码译码显示驱动器。内部除了七段译码电路外，还设有锁存电路和输出驱动器部分。 其引脚排列如图6.2.13所示，真值表见表6.2.3。,6.2数字钟的电路选择,图6.2.13 CC4511引脚排列图,6.2数字钟

6、的电路选择,6.2数字钟的电路选择,CC4511工作时一定要加限流电阻。 如图6.2.14所示，是由CC4518内两个十进制计数器组成的六十进制计数器、CC4511七段译码驱动器和两位数字显示的电路（图中BS205为共阴极LED数码管），电阻R用于限制CC4511的输出电流大小。,6.2数字钟的电路选择,图6.2.14 译码显示单元电路,6.2数字钟的电路选择,6.2.5 校时电路选择 常用校正时间的方法是：首先截断正常的计数通路，然后再进行人工触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态。 如图6.2.15所示，其功能见表6.2.4。,6.2数字

7、钟的电路选择,图6.2.15 校时控制电路,6.2数字钟的电路选择,6.2数字钟的电路选择,6.2.6 整点报时电路 在时间出现整点前数秒内，数字钟会自动报时。 方式是发出连续的或有节奏的音频 。 整点报时电路的电路原理图如图6.2.16所示。二输入与非门可使用CD4011，四输入与非门可使用CD4012等器件。,6.2数字钟的电路选择,图6.2.16 整点报时电路的电路原理图,6.2数字钟的电路选择,图6.2.17 四输入与非门CD4012引脚图,6.2数字钟的电路选择,整点报时电路主要由控制门电路和音响电路两部分组成。由8个与非门组成控制电路，由三极管、电阻、喇叭组成音响电路。 表6.2.

8、5 中列出了59min50s到59min59s时的报时过程。,6.2数字钟的电路选择,表6.2.5 报时过程逻辑分析,6.5 数字钟的设计与制作任务书,要 求 如 下： 1设计指标 （1）时间以24小时为一个周期； （2）显示时、分、秒； （3）具有校时功能，可以分别对“时”及“分”进行单独校时，使其校正到标准时间； （4）计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时； （5）为了保证计时的稳定及准确，须由晶体振荡器提供表针时间基准信号。 2设计要求 （1）画出电路原理图（或仿真电路图）； （2）元器件及参数选择； （3）电路仿真与调试； （4）PCB文件生成与打印输出。 3制作要求 自行装配和调试，并能发现