清华计算机组成原理课件06 中央处理部件CPU.ppt

1、2020/8/5,计算机组成原理,1,第六 章 中央处理单元 Center Processing Unit 简称 CPU,2020/8/5,计算机组成原理,2,计算机组成,计算机系统主要由计算机主机/各种I/O外设/系统软件组成;计算机主机则主要由处理器/主存/总线与各种接口组成;采用VLSI集成于一个电子芯片内的处理器叫做微处理器;主机可有多个微处理器/运行系统软件;并行处理计算机的CPU可由多个处理器组成。,微,型,计,算,机,系,统,微型,计算机,输入输出,等各种,外部设备,系统软件,CPU :心脏,指令系统,算术逻辑运算,存储器 :ROM,RAM,EPROM,EEPROM.,I/O接口

2、:总线,磁盘接口,键盘接口.,软盘驱动器:360KB,720KB,1.2MB,1.44MB,硬盘驱动器:10MB,100MB,1GB,10GB.,显示器、键盘、鼠标、打印机,操作系统 DOS,Windows,UNIX.,机器语言 二进制数,计算机直接识别,汇编语言 把汇编源程序译成目标程序,高级语言 解释BASIC,编译Fortran,2020/8/5,计算机组成原理,3,计算机进行信息处理的过程分为两个步骤，首先将数据和程序输入计算机存储器中，然后从程序入口开始执行该程序，得到所需要的结果后结束运行。程序入口指的是该程序开始执行的第一条指令的地址，控制器的作用是协调并控制计算机的各个部件执行

3、程序的指令序列。 当机器刚加电时，为保证正常工作，在机器内一般设置有存放固定程序的只读存储器（ROM），利用加电时硬件产生的一个复位（reset）信号使计算机处于初始状态，并从上述固定程序入口开始运行；接着，先对计算机各部件进行测试，然后进入操作系统环境，等候操作员从键盘送入命令或用鼠标器对显示屏上的图标进行选择。综上所述，计算机的工作过程可描述如下： 加电、产生reset信号、执行程序、停机、停电。,2020/8/5,计算机组成原理,4,6.1 CPU内部的组成,中央处理器简称CPU，是计算机系统的核心。 主要功能：程序的执行（指令控制），信息的处理（数据加工），操作控制，时间控制，I/O设

4、备的控制。 组成：运算器，寄存器，控制器，时钟电路，（某些CPU中还包括一定容量的ROM、RAM存储器）,2020/8/5,计算机组成原理,5,通用 寄存器组,运算寄存器,ALU,标志寄存器,执行 控制 电路,指令队列 缓冲器,IO 控制 电路,4个 段寄存器 1个 IP寄存器 内部 寄存器,外围总线,中央处理器的基本结构与组成,2020/8/5,计算机组成原理,6,CPU结构演示,2020/8/5,计算机组成原理,7,PC IR,ALU 寄存器,中断系统,CPU 与系统总线,CU 时序电路,2020/8/5,计算机组成原理,8,CPU 的内部结构,8.1,2020/8/5,计算机组成原理,9

5、,6.1.1 运算器,运算器是加工处理数据的功能部件。 运算器主要由下列部件组成： 算术逻辑单元（ALU） 完成二进制信息的定点算术运算，逻辑运算，移位 操作。 通用寄存器GR和状态标志寄存器FR 存放数据，运算的中间、最后结果，各种状态标志。 有的CPU中包含浮点处理单元FALU 算术逻辑单元和通用寄存器的位数决定了CPU的字长。,2020/8/5,计算机组成原理,10,运算器基本结构演示,2020/8/5,计算机组成原理,11,简单运算器数据通路演示,2020/8/5,计算机组成原理,12,6.1.2 寄存器组（Register）,寄存器R：是CPU中的重要组成部分，是CPU内部的临时存储

6、单元。 存放内容：数据、地址、控制信息、CPU的工作状态信息。 寄存器数量的增加可以提高CPU运行速度。 分类：数据寄存器、地址寄存器、标志状态寄存器、控制寄存器和一些其它作用的寄存器。但总体可分为通用寄存器和专用寄存器两大类。,2020/8/5,计算机组成原理,13,1、通用寄存器组 在运算中存储数据与地址 累加寄存器 AX（Accumulator） 低位累加器 AL（Low word Accumulator） 变址寄存器 XR（Index Register） 基址寄存器 BR（Base Register） 标志寄存器 FR（Flag Register） 以Intel 80486为例(32位

7、机)，其通用寄存器有： EAX,EBX,ECX,EDX,EBP,ESP,ESI,EDI (16位机器为AX,BX,CX,DX,BP,SP,SI,DI) CS，DS，ES，SS，FS，GS (早期16位机器只有前4个）,2020/8/5,计算机组成原理,14,状态标志寄存器（Flag Register） 用于存放ALU工作时产生的状态信息, V D I T S Z A P C,15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0,进位标志位,奇偶标志位,辅助进位位,零标志位,结果符号位,单步标志位,中断允许位,方向标志位,溢出标志位,状态标志寄存器也叫标志寄存器。每一位单独

8、使 用，称为标志位。它反映了ALU当前的工作状态或条 件转移指令的转移条件。具体常用如下：,2、专用寄存器 保存系统运行必需的重要数据,2020/8/5,计算机组成原理,15,指令寄存器IR（Instruction Register） 用于存放将要执行的指令。 指令指针寄存器IP，又称指令计数器。 用于产生和存放下条待取指令的地址。 堆栈指针寄存器SP指示堆栈栈顶的地址。 变址寄存器XR 变址寻址中存放基础地址的寄存器，如SI、DI 段地址寄存器SR 计算机内存大时多把内存存储空间分成段(例如64KB)来管理，使用时以段为单位进行分配。段地址寄存器即是在段式管理中用来存放段地址的寄存器。,20

9、20/8/5,计算机组成原理,16,3、其他寄存器 根据CPU结构特点而设置的专用寄存器。,Intel 80486设有下列专用寄存器： 机器状态字寄存器MSW 描述符寄存器保护方式下存储管理寻址。 测试寄存器用于存储管理。 控制寄存器 虚地址方式、实地址方式选择 调试寄存器用于程序调试。,2020/8/5,计算机组成原理,17,6.2 控制器的组成,一、控制器的组成 控制器是指挥与控制整台计算机各功能部件协同工作、自动执行计算机程序的部件。它把运算器和存储器以及I/O设备组成一个有机的系统。 控制器的作用是控制程序（即指令）的有序执行。 基本功能 ：取指令、分析解释指令、执行指令（包括控制程序

10、和数据的输入输出、以及 对异常情况和特殊请求的处理）。计算机不断重复上述三种基本操作，直到遇到停机指令或外来的干预为止。 组成：一般由指令指针寄存器IP或程序计数器PC、指令寄存器IR或指令队列、指令译码器ID、控制逻辑电路（如启停电路）和脉冲源及时钟控制电路等组成。,2020/8/5,计算机组成原理,18,2020/8/5,计算机组成原理,19,控制单元的外特性,时钟,标志,CPU 内部的控制信号,到系统总线的控制信号,来自系统总线的控制信号,2020/8/5,计算机组成原理,20,程序计数器PC工作过程演示,2020/8/5,计算机组成原理,21,指令寄存器IR工作过程演示,2020/8/

11、5,计算机组成原理,22,控制逻辑电路（如启停电路）和脉冲源及时钟控制电路工作过程演示,2020/8/5,计算机组成原理,23,微操作序列形成部件工作过程演示,2020/8/5,计算机组成原理,24,控制器按执行命令的形成方法上可划分为组合逻辑控制器和微程序控制器两种形式。 组合逻辑（硬布线）控制器是主要是用一组不太规整的组合逻辑电路组成。在制造完成后，其逻辑电路之间的连接关系就固定下来，不易改动。其运行速度快，但其构成复杂。 微程序控制器是以微程序形式事先存入一个控制存储器中。每一步操作所需的若干微命令，是以代码形式构成一条微命令。一条机器指令的执行可能需要分几步实现，相应地需要几条微指令以

12、形成所需的微命令序列，这几条微指令就构成一小段微程序。在制造 CPU时，根据整个指令系统的需要，事先编制微程序，并将它们存入控制存储器中。,2020/8/5,计算机组成原理,25,二、指令执行过程举例,计算机进行信息处理的过程分为两个步骤，首先将数据和程序输入计算机中，然后从程序入口开始执行该程序，得到所需的结果后，结束运行。 1）举例一条加法指令的执行过程： 从存储器取指令，送入指令寄存器，并进行操作码译码。程序计数器加1，为下一条指令作好准备。 控制器发出的控制信号PC AB，WR=0， M/IO=1；DB IR；PC1。 计算数据地址，将计算得到的有效地址送地址寄存器AR。其中rs1表示

13、通用寄存器地址、GR表示通用寄存器、disp表示位移量。 控制器发出的控制信号: rs1 GR，（rs1） ALU，disp ALU;“十”（加法命令送ALU）；ALU AR（有效地址送地址寄存器）。,2020/8/5,计算机组成原理,26,到存储器取数：控制器发出控制信号AR AB, WR=0，M/IO=1;DB DR。即将地址寄存器内容送地址总线，同时发访存读命令，存储器读出数据送数据总线后，打入数据寄存器。 进行加法运算，结果送寄存器，并根据运算结果置状态位N，Z，V，C。 控制器送出的控制信号：rsGR,(rs)ALU，DR ALU（两个源操作数送ALU）；十（ALU进行加法运算）;

14、rd GR ; ALUrd。其中rs表示源操作数地址，rd表示目的操作数地址，最后置状态标志位N、Z，V、C，运算结果送目的寄存器。 以上操作需要四个机器周期,2020/8/5,计算机组成原理,27,指令功能根据N，Z，V，C的状态，决定是否转换。如转移条件成立则转移到本条指令所指定的地址，否则顺序执行下一条指令。本条指令完成以下操作： 从存储器取指令，送入指令寄存器并进行操作码译码。 程序计数器加1，如不转移，即为下一条要执行的指令地址。本操作对所有指令都是相同的。 如转移条件成立，根据指令规定的寻址方式计算有效地址，转移指令经常采用相对寻址方式。此时转移地址=PCdisp。此处PC是指本条

15、指令的地址，而在上一机器周期已执行PC+1操作，因此计算时应取原PC值，或对运算进行适当修正。最后将转移地址送入PC。 本条指令只需要两个机器同期，如转移条件成立，在第二机器周期增加一个ALU PC信号；另外如为相对转移，则用 PC ALU信号取代加法指令第2周期中的（rs1） ALU信号，其他信号与加法指令的前两个机器周期中的信号相同。,2）条件转移指令的执行过程,2020/8/5,计算机组成原理,28,指令执行过程演示 指令1：CLA 指令2：ADD 30 指令3：STA 31 指令4：JMP 21,2020/8/5,计算机组成原理,29,取指令、执行指令序列演示,2020/8/5,计算机

16、组成原理,30,5条指令的取址和执行过程演示,2020/8/5,计算机组成原理,31,5条指令序列的表示演示,2020/8/5,计算机组成原理,32,6.3 微程序控制计算机的基本工作 原理,在计算机中，一条指令的功能是通过按一定次序执行一系列基 本操作完成的，这些最基本的控制命令称为微操作。如开门/关门命令、取指令、计算地址、取数、加法运算完成，每一步实现若干个微操作。下面先介绍几个名词。 微指令：在微程序控制的计算机中，将由同时发出的控制信号所执行的一组微操作称为微指令。将一条指令分成若干条微指令，按次序执行这些微指令，就可以实现指令的功能、组成微指令的微操作，又称微命令。 微程序：计算机

17、每条指令的功能均由微指令序列解释完成，这些微指令序列的集合就叫做微程序。,2020/8/5,计算机组成原理,33,机器指令与微指令关系演示,2020/8/5,计算机组成原理,34,控制存储器：以微程序形式事先存放在专用的存储器中。由于该存储器主要存放控制命令（信号）与下一条执行的微指令地址（简称为下址），所以被叫做控制存储器。一般计算机指令系统是固定的，所以实现指令系统的微程序也是固定的，于是控制存储器可以用只读存储器实现。又由于机器内控制信号数量比较多，再加上决定下址的地址码有一定宽度，所以控制存储器的字长比机器字长要长得多。 执行一条指令实际上就是执行一段存放在控制存储器中的微程序。 1、

18、微控制器的组成 在微控制器中，除IR、PC、PSW和时序系统等部件外，微操作信号发生器的实体是控制存储器、相应的微地址形成电路、微地址寄存器、微指令寄存器及译码电路等。,2020/8/5,计算机组成原理,35,图6.11 微程序控制器简框图,IR 形成本条指令的 微程序入口地址 微指令寄存器,2020/8/5,计算机组成原理,36,微程序控制器组成原理演示,2020/8/5,计算机组成原理,37,2、控制信号 控制信号一览表如 P174页表6.1。 仍然以执行一条加法指令为例，它由四条微指令解释执行，一条微指令中的所有控制信号都是同时发出的。每条微指令所需的控制信号如下： （1）取指微指令 指

19、令地址送入地址总线PCAB 发访存控制命令：ADS(地址有效), M/IO=1, W/R=0。从存储器取指令送入数据总线。 指令送入指令寄存器DBIR 程序计数器十1；PC1 （2）计算地址微指令 取两个源操作数（计算地址用）rs1GR（rs1）ALU, dispALU。,2020/8/5,计算机组成原理,38,加法运算“十” 有效地址送地址寄存器；ALUAR。 （3）取操作数微指令 数据地址送地址总线: ARAB。 发访存控制命令：ADS，MIO,WR。由存储器将数据送数据总线DB。 数据送入数据寄存器DBDR （4）执行加法运算和传送结果微指令 两源操作数送ALU:rsGR,（rs）ALU

20、: DRALU 加法运算“” 送结果ALUGR,2020/8/5,计算机组成原理,39,下面将讨论如何组织微指令产生上述信号。 微指令最简单的组成形式是将每个控制信号用一个控制位来表示，当该位为1时定义为有控制信号。当该位为0时，没有控制信号。MIO、W/R则根据是访问存储器还是I/O设备是写还是读而设置成1或0。,2020/8/5,计算机组成原理,40,3、微程序控制器的基本工作原理,当指令取入IR中以后，根据操作码进行译码，得到相应指令的第一条微指令的地址、在图 6.10中当执行加法指令时译码得到的地址为1001；当执行减法指令时，译码得到的地址为1004；当执行条件转移指令时，译码得到的

21、地址为1100之后，都由微指令的下址字段指出下一条微指令的地址。 指令译码部件可用只读存储器组成，将操作码作为只读存储器的输入地址，该单元的内容即为相应的微指令在控制存储器中的地址，根据此地址从控制存储器取出微指令并将它存放在微指令寄存器中。微指令分成两部分，产生控制信号的部分一般称为控制字段，产生下址的部分称为下址字段。控制字段各位的输出通过连接线直接与受控制的门相连，于是就提供了在本节所提出的控制信号。,2020/8/5,计算机组成原理,41,4、时钟控制电路为每条指令按时间顺序执行提供基准信号,时钟控制电路由时钟脉冲发生器(石英晶体振荡器)和启停控制 电路组成。 指令周期：取出并执行一条

22、指令所需要的时间。它由若干个工作周期组成，一般不作为独立的一级时序。 机器周期 ：将指令周期划分成几个时间段，每个阶段称为一个机器周期，也称为CPU周期或工作周期。例如取址周期，执行周期，中断周期等。每个机器周期又包括几个时钟周期。 时钟周期：每个时钟周期完成一步操作，如一次传送，加减等。它是时序系统中最基本的时间分段。 工作脉冲：一般在一个时钟周期中的上升沿或下降沿各包含一个工作脉冲，每个工作脉冲可完成一个动作。 石英晶体振荡器产生一定频率的时钟脉冲信号，作为整个机器的时间基准源。也称为主振荡频率。 三级时序举例：工作脉冲时钟周期机器周期,2020/8/5,计算机组成原理,42,CLK,T0

23、,T1,T2,T3,时钟周期（节拍、状态）,9.2,2020/8/5,计算机组成原理,43,时序发生器演示,2020/8/5,计算机组成原理,44,非访内存指令的指令周期演示,2020/8/5,计算机组成原理,45,直接访内存指令的指令周期演示,2020/8/5,计算机组成原理,46,存数指令的指令周期演示,2020/8/5,计算机组成原理,47,JMP指令的指令周期演示,2020/8/5,计算机组成原理,48,多级时序系统,CLK,节拍 (状态),节拍 (状态),9.2,2020/8/5,计算机组成原理,49,多级时序系统实例分析,1. 8085 的组成,2020/8/5,计算机组成原理,5

24、0,2. 8085 的外部引脚,(1) 地址和数据信号,(2) 定时和控制信号,(3) 存储器和 I/O 初始化,A15A8 AD7AD0,SID SOD,入 X1 X2,入 HOLD Ready,出 HLDA,2020/8/5,计算机组成原理,51,(4) 与中断有关的信号,(5) CPU 初始化,(6) 电源和地,出 INTA,Trap 重新启动中断,出 Reset out,Vcc +5V,Vss 地,2020/8/5,计算机组成原理,52,3. 机器周期和节拍（状态）与控制信号的关系,2020/8/5,计算机组成原理,53,6.4 微程序设计技术,在实际进行微程序设计时还应关心下面三个问

25、题: （1）如何缩短微指令字长； （2）如何减少微程序长度； （3）如何提高微程序的执行速度。 6.4.1 微指令的编译法（编码译码方法） 微指令由控制字段和下址字段组成，此处主要讨论几种常用的控制字段编译法。 1、直接控制法 在微指令的控制字段中，每一位代表一个微命令，在设计微指令时，是否发出某个微命令，只要将控制字段中相应位置成1或0”，这样就可打开或关闭某个控制门，这就是直接控制法。但是这种方式微命令太多。,2020/8/5,计算机组成原理,54,2、字段直接编译法 在计算机中的各个控制门，在任一微周期内不可能同时被打开，而且大部分是关闭的（即相应的控制位为0，）。所谓微周期，指的是一条

26、微指令所需的执行时间。 如果有若干个（一组）微命令，在每次选择使用它们的微周期内只有一个微命令起作用，那么这若干个微命令是互斥的。 3、字段间接编译法 字段间接编译法是在字段直接编译法的基础上，进一步缩短微指令字长的一种编译法。如果在字段直接编译法中，还规定一个字段的某些微命令要兼由另一字段中的某些微命令来解释，则称为字段间接编译法。 4、常数原字段E 在微指令中，一般设有一个常数源字段E，就如指令中的直接操作数一样。E字段一般仅有几位，用来给某些部件发送常数，故有时称为发射字段、该常数有时作为操作数送入ALU运算；有时作为计算器初值，用来控制微程序的循环次数等。,2020/8/5,计算机组成

27、原理,55,6.4.2 微程序流的控制,当前正在执行的微指令，称为现行微指令。现行微指令所在的控制存储器单元的地址,称为现行微地址。现行微指令执行完毕后，下一条要执行的微指令称为后继微指令，后继微指令所在的控存单元地址称为后继微地址。所谓微程序流的控制是指当前微指令执行完毕后，怎样控制产生后继微指令的微地址。产生后继微指令地址一般有两种方法: （1）由指令操作码译码器产生后继微地址。 （2）由微指令的下址字段指出后继微地址。,2020/8/5,计算机组成原理,56,6.4.3 微指令格式 微指令的格式大体上可分成两类：一是水平型微指令；二是垂直型微指令。 微指令的编译法是决定微指令格式的主要因

28、素，在设计计算机时考虑到速度价格等因素，而采用不同的编译法，即使在一台计算机中，也有常有几种编译法并存的局面存在。 1.水平型微指令 水平型微指令的基本特点是在一条微指令中定义并执行多个并行操作微命令。即包含的微命令较多，相应的位数较多，为实现同等功能所需的微程序条数较短。在实际应用中常采用直接控制法、字段编译法（直接、间接编译法）。从速度来看直接控制法最快，字段编译法要经过译码所以会增加一些延迟时间。 水平型微指令的一般格式：,2020/8/5,计算机组成原理,57,2.垂直型微指令 如果每条微指令只定义并执行一种基本操作。这样相应的微指令位数较少，则实现同等功能所需的微程序就较长。此种形式

29、称为垂直型微指令。其特点是不强调实现微指令的并行控制功能。这种微指令格式与指令相似，每条微指令有一个微操作码。 例如：ADD (R1), R2 其中T为暂存器 1) R1 MAR, 2) M T, 3) R2+T R2 如垂直型微指令格式： （1）R-R传送型微指令 （2）访问主存微指令,2020/8/5,计算机组成原理,58,水平型微指令与垂直型微指令的比较 (1)水平型微指令并行操作能力强，效率高，灵活性强,垂直型微指令则差。 在一条垂直型微指令中，一般只能完成一个操作控制一两个信息传送道路，因此微指令的并行操作能力低，效率低。 （2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间

30、长。 (3) 由水平型微指令解释指令的微程序具有微指令字比较长,但微程序短的特点。垂直型微指令则相反，微指令字比较短而微程序长。 （4）水平型微指令用户难以掌握,而垂直型微指令与指令比较相似，相对来说比较容易掌握。,2020/8/5,计算机组成原理,59,6.5 硬布线控制的计算机 运算控制器的组成一般有两种方式，其中之一为微程序控制方式；另一种是硬布线控制方式，由于这些信号是通过逻辑电路直接连线而产生的，所以又称为组合逻辑控制方式。至于控制器的其他组成部分诸如时钟、启停电路、程序计数器指令寄存器以及电路配合问题等等，则不因控制方式而异。但要注意，不同计算机之间控制器的具体组成及控制信号的时序

31、等差别是很大的，然而它们的基本原理是相同的。 由于人们追求计算机运算速度产生了流水线控制、并行处理等方法，使得控制器变得更为复杂。在这里还是从控制器的基本功能出发来讨论控制器的组成，重点放在硬布线控制与微程序控制的差别上，相同部分不再重复。流水线技术现已广泛应用于各种规模的计算机中。,2020/8/5,计算机组成原理,60,硬布线控制器的构成,2020/8/5,计算机组成原理,61,微程序控制器原理,2020/8/5,计算机组成原理,62,硬布线控制与微程序控制的比较 硬布线控制器与微程序控制器，除了操作控制信号的形成方法和原理有差别外。其余的组成部分没有本质上的差别。但是各个控制器之间具体实

32、现的方法与手段差别很大，这不仅是由于采用硬布线控制或微程序控制引起的，而且因为实现一条指令功能的办法不是唯一的，并且还不能证明哪种办法最佳，因此就有多种逻辑设计方案出现。硬布线控制与微程序控制之间的最显著差异可归结为两点：,2020/8/5,计算机组成原理,63,1、实现方法上 微程序控制器的控制功能是在存放微程序的控制存储器，而硬布线控制则由逻辑门组合实现。前者电路比较规整。因此无论是增加或修改，指令只要增加或修改控存内容即可，若控制存是ROM，则要更换芯片。硬布线控制器的控制信号先用逻辑式列出，经化简后用电路实现，因而显得零乱且复杂，当需修改指令或增加指令时是很麻烦的。指令系统复杂的计算机

33、一般都采用微程序来实现控制功能。 2、在性能上 微程序控制的速度比硬布线控制的速度低，而硬有线逻辑主要取决于电路延迟，因而在超高速机器中，对影响速度的关键部分。例如CPU，往往采用硬布线逻辑。近年来在一些新型计算机结构中，例如在RISC中，一般选用硬布线逻辑。,2020/8/5,计算机组成原理,64,6.6 控制器的控制方式 由于不同指令所对应的微操作数及其繁简程度很不一样，因此每条指令和每个微操作所需的执行时间也不相同，如何形成控制不同做操作序列的时序控制信号就有多种方法，称为控制器的控制方式常用的有同步控制方式、异步控制方式和联合控制方式。 1. 同步控制方式 已定的指令在执行时所需的机器

34、周期和时钟周期都是固定不变的，称为同步控制方式。 在程序运行时任何指令的执行或指令中，每个微操作的执行都受事先确定的时序信号所控制，每个时序信号的结束就意味着一个微操作或一条指令已经完成,随即开始执行后续的微操作或自动转向下条指令的运行。这里所讲的微操作不仅适合于微程序控制器，同样适合于硬布线逻辑控制器。,2020/8/5,计算机组成原理,65,2. 异步控制方式 每条指令，每个微操作需要多少时间就占用多少时间，其特点:是当控制器发出进行某一微操作控制信号后，等待执行部件完成该操作后发回的回答信号或结束信号，再开始新的微操作，称为异步控制方式。用这种方式所形成的微操作序列没有固定的周期节拍和严

35、格的时钟同步，相对来说工作效率会高一些。 3. 联合控制方式 同步控制和异步控制相结合的方式。对不同指令的各个微操作实行大部分统一，小部分区别对待的方式。即大部分微操作安排在一个固定机器周期中，并在同步时序信号控制下进行；而对那些时间难以确定的微操作则以执行部件送回的回答信号作为本次微操作的结束。 4. 人工控制 为了调机和软件开发的需要，在计算机面板或内部往往设置一些开关或按键以进行人工控制。最常见的有reset按键、连续执行或单条指令执行的转换开关、符合停机开关等。,2020/8/5,计算机组成原理,66,6.7 流水线工作原理,冯诺依曼型计算机工作原理 依序逐条执行程序指令，每条指令的各

36、个操作也按顺序串行执行。例如，加法指令依序分成取指令/指令译码/取数操作/运算处理和写结果五个步骤。执行过程如下： 特点：控制简单 ，速度低，机器各部件利用率低。例如，在取指令时译码器和运算器等都空闲，而在存结果时其它部件也在空闲。 若能把程序中的多条指令在时间上重叠起来执行会否显著提高机器速度呢？,取指1 译码1 取数1 运算1 存数1 取指2 译码2 取数2 运算2 存数2.,2020/8/5,计算机组成原理,67,流水工作方式：将一个计算任务细分成若干个子任务，每个子任务由专门的部件处理，多个计算任务依次进行并行处理。,Pipelining,2020/8/5,计算机组成原理,68,线性流

37、水线硬件基本结构演示,2020/8/5,计算机组成原理,69,指令的重叠执行流水线工作原理,五条指令重叠执行情况： T1 T2 T3 T4 T5 机器执行时间 取指1 译码1 取数1 运算1 存数1 取指2 译码2 取数2 运算2 存数2 取指3 译码3 取数3 运算3 存数3 取指4 译码4 取数4 运算4 存数4 取指5 译码5 取数5 运算5 存数5 由上可见，若将一条指令的执行时间分为五段, 每段所用时间为T，则一条指令执行时间为5T。系统工作正常后每隔T时间就得到一条指令的处理结果。平均速度提高了4倍。这种工作方式称为流水线处理。本例为五级流水线处理方式。 并行处理技术 主要由三种形

38、式：时间并行、 空间并行（资源重复）和时间并行+空间并行。,2020/8/5,计算机组成原理,70,指令的六级流水,六级流水,14 个时间单位,串行执行,6 9 54 时间单位,完成 一条指令,6 个时间单位,2020/8/5,计算机组成原理,71,流水线时空图演示,2020/8/5,计算机组成原理,72,流水线的一些问题解决,流水线把取指与执行分开，使取指与执行同时进行，减少了取指等待时间，大大提高了CPU的利用率。同时降低了对与之匹配的存储器的存取速度要求。但流水线处理方式也存在一些困难： 数据相关：如果第二条指令的操作数是前一条指令保存的结果，那么就出现数据相关。两级流水线不存在数据相关

39、现象。 条件转移分支指令的处理：猜测法 流水线机器对中断或故障的处理响应： 不精确断点法：处理完流水线中的指令再响应 精确断点法：立即响应，精确返回,2020/8/5,计算机组成原理,73,访存冲突,解决办法, 指令存储器和数据存储器分开, 指令预取技术 （适用于访存周期短的情况）,2020/8/5,计算机组成原理,74,程序的相近指令之间出现某种关联 使指令流水出现停顿 影响流水线效率,控制相关,2020/8/5,计算机组成原理,75,数据相关,几条相近的指令间，共用 同一存储单元 或 同一寄存器 时， 会出现 数据相关,2020/8/5,计算机组成原理,76,进入流水线,指令：5 4 3

40、2 1,出,i-3,i-2,i-1,i,i+1,i+2,i+3,i+4,i+5,i+6,p,p+1,p+2,p+3,p+4,p+5,条件转移 猜测法处理图例,中断响应说明处理图例,2020/8/5,计算机组成原理,77,指令流水线结构,完成一条指令分 7 段， 每段需一个时钟周期,若 流水线不出现断流,1 个时钟周期出 1 结果,不采用流水技术,7 个时钟周期出 1 结果,理想情况下，7 级流水 的速度是不采用流水技术的 7 倍,2020/8/5,计算机组成原理,78,运算流水线,完成 浮点加减 运算 可分 对阶、尾数求和、规格化 三段,分段原则 每段 操作时间 尽量 一致,2020/8/5,

41、计算机组成原理,79,一条指令在计算机中的执行过程,指令的流向 某处理程序运行时，首先将程序的第一条指令的地址送进指令指针寄存器中IP； IP中的地址码通过地址总线送往地址寄存器，IP并自动加一产生下一条指令的地址； 地址寄存器中的内容送给地址译码器，译出其相应地址。CPU并发存储器读命令； 地址经译码从所选的单元中读出其指令经数据总线 送到数据缓冲寄存器中； 再将数据缓冲寄存器中的内容送入指令寄存器IR； IR中的操作码送到指令译码器中进行译码，地址码 则提供寻址信息，供寻址部件产生操作数地址。,2020/8/5,计算机组成原理,80,88110处理机结构图演示,2020/8/5,计算机组成

42、原理,81,88110处理机指令流水线演示,2020/8/5,计算机组成原理,82,88110处理机流水线时空图演示,2020/8/5,计算机组成原理,83,6.8 Intel 80X86微处理器举例,6.8.1 8086微处理器 Intel公司1978年研制成功 时钟频率：4.7MHz-10MHz 2.9万个晶体管、91种指令 由EU执行单元和BIU总线接口单元两个处理单元组成 20位地址总线,寻址能力 220 = 1048576 = 1( MB ) 16位数据总线 4个16位通用寄存器：AX,BX,CX,DX, 5个16位地址指针寄存器：IP,BP,SP,SI,DI 4个16位段界寄存器：

43、CS,DS,SS,ES,2020/8/5,计算机组成原理,84,8088微处理器的基本结构与组成,2020/8/5,计算机组成原理,85,20位地址总线可管理实际物理内存1MB，但8086的寄存器都是16位的，因而只能计算16位的逻辑地址。这在计算机中采用硬件方法自动处理。方法如下图所示： 取指令时用CS移位相加； 取数据时用DS或ES移位相加； 堆栈操作时SS与SP相加。 堆栈是一个特殊存储区域， 栈中每元素一字节，先存高址， 其中数据先进后出或后进先出， 数据进栈时SP-2，出栈时SP+2， 栈段最长64KB。,物理地址,0,19,段寄存器,0,15,0000,指针寄存器,0,15,逻辑地

44、址,物理地址形成过程,寻址方法与堆栈的概念,2020/8/5,计算机组成原理,86,堆栈演示,2020/8/5,计算机组成原理,87,1、 8086/8088的 总线周期,CPU完成一次对存储器或I/O端口访问所需要的时间 8086/8088一个基本总线周期由4个时钟周期组成,习惯上称4个T状态.分别为T1,T2,T3,T4状态. T1状态, CPU往多路复用总线上发地址信息 T2状态, CPU从总线上撤销地址,总线的高4位输出本总线周期的状态信息,低16位高阻态. T3状态, 多路总线的高4位继续提供状态信息,低16位传输数据. T4状态, 总线周期结束.,2020/8/5,计算机组成原理,

45、88,2、8086、8088微处理器的工作方式与引脚号,2020/8/5,计算机组成原理,89,6.8.2 80286微处理器,Intel公司1982年推出 13.4万个晶体管，时钟频率6MHz20MHz 向下兼容8086，具有8086的基本结构，但增强了存储管理和保护虚地址结构，可支持多用户系统 具有8086的全部指令，并新增加25种指令 16位数据线，24根地址线，寻址能力达到16MB 有实地址和16MB保护虚地址两种工作模式，通过指 令实现转换。实地址模式下完全兼容 8086 CPU并能 运行8086软件，兼容目标代码；保护虚地址模式下, 可管理内存达16MB，并且对使用者来说存储器的分

46、 配方式与寻址方式没有改变。 内部有四个独立的处理单元组成：总线单元，指令单元，执行单元和地址单元。,2020/8/5,计算机组成原理,90,6.8.3 80386微处理器 Intel公司1985年推出32位寄存器，32位数据总线，32位地址总线，27.5万晶体管,主频16MHz 66MHZ，向前兼容8086和80286CPU。 依其职能共有六个处理单元：执行单元，分段单元，分页单元，总线单元，指令预取单元和译码单元。,6.8.4 80486微处理器 Intel公司1989年推出32位寄存器，32位数据总线，32位地址总线120万晶体管,主频25MHz 100MHZ内含8KB高速缓冲存储器和80387协处理器486DX具有倍速功能，内部比外部快几倍，向前兼容8086、80286和80386CPU。 内部有定点运算单元，浮点单元，分段单元，分页单元，控制单元，高速存储单元，指令预取单元和总线接口单元。,2020/8/5,计算机组