版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、2.11 时序逻辑电路,时序逻辑电路,一个逻辑电路,它在任一时刻的输出状态不但与当时的输入状态有关,而且还与电路之前的状态有关。,存储电路,组合电路,目 录,锁存器:输出端的状态不会随输入端的状态变化而变化,只有在有锁存信号时输入的状态才被保存到输出,直到下一个锁存信号。,锁存:把信号暂存以维持某种电平状态。,锁存器描述,74HC373:带三态输出的并入并出八D电平触发锁存器,D7:0输入数据线,Q7:0输出数据线,LE锁存输入信号,OE允许输出信号,八D锁存器74HC373,74HC373电路原理图,八D锁存器74HC373,三态门,D锁存器,OE = 1时,8位输出Q0Q7呈高阻状态;,O
2、E = 0时,锁存器L1L8的输出出现在输出Q0Q7上。,八D锁存器74HC373,0/1,LE = 1时,锁存器打开,锁存器的输出随输入变化;,LE = 0时,输入信号被锁存,之后锁存器的输出不随输入变化。,八D锁存器74HC373,八D锁存器74HC373,特性表,输入,内部 锁存,输出,Qn,功能描述,LE,Dn,1 高阻 总线隔离,0 0 0 锁存,0,0 1 1 锁存,1 0 0 0 透明传输,1 1 1 1 透明传输,Q,LE,D,高阻,透明传输,锁存,透明传输,锁存,八D锁存器74HC373, 关键知识点,从存储数据的角度来看,74HC373是电平触发电路,如果输入数据的刷新可能
3、出现在控制(使能)信号开始有效之后,则只能使用锁存器,它不能保证输出同时更新状态。 在实际的应用中,由于数据与CPU是独立变化的,当外部的数据进入CPU时,势必不能稳定地读入,唯一的办法就是通过“读”信号将数据以锁存状态读入,因此D锁存器常用于向CPU输入数据。,寄存器,寄存器:数字系统中用来存储二进制数据的逻辑部件; 寄存器基本组成单元为“触发器” 1个触发器可存储1位二进制数据,暂时寄存包裹; 每个储物柜只能寄存一个包裹。,寄存器74HC374,集成电路74HC374为8通道上升沿触发锁存器 带三态输出的并入并出八D触发器(8位寄存器)。,寄存器74HC374,D7:0输入数据线,Q7:0
4、输出数据线,CP时钟脉冲信号,OE允许输出信号,置1,置0,置1,置1,寄存器74HC374,回顾维持阻塞D触发器的时序图:,74HC374的基本组成是维持阻塞D触发器。,寄存器74HC374,三态门与74HC373相同,CP,D,Q,CP为高或低时,不管输入如何,触发器输出保持原状态不变; CP上升沿到来时,触发器输出变为与输入D该时刻同样的状态。,寄存器74HC374,特性表,输入,内部 寄存,输出,Qn,功能描述,CP,Dn,1 高阻 总线隔离, 0 0 寄存,0, 1 1 寄存, 0 0 0 触发, 1 1 1 触发, 关键知识点,当数据来自于CPU内部时,在“写”信号的作用下,将数据
5、读入寄存器,在输出端口输出数据。与此同时,CPU的输出数据与写信号同步地连续不断地刷新寄存器,在输出端输出数据。 因此,使用D触发器的寄存器常用于CPU的数据输出。,小结,小结,小结,锁存器实验,1,2,4,连接顺序:,此电路中无:用并行排线将B3实验区“与74HC373输入端D0D7相连的JP18单号插针”连接到B1实验区“与LED(D17D24)相连的JP4双号插针”。,3,目 录,并行总线 & 串行总线,在计算机系统中为了高效的实现计算机系统之间的远距离通信,且要使通信电路简单、可靠,则采用串行输入、并行输出的方式。移位寄存器的作用就是实现并行输入、串行输出或串行输入、并行输出。,8位串
6、入并出移位寄存器74HC164,串入并出移位寄存器 74HC164是一种常用的八位串入并出移位寄存器,横队,纵队,74HC164就是一个把8位“纵队”数据变为8位“横队”数据的寄存器,A/B数据串行输入端,Q7:0数据并行输出端,CP时钟脉冲信号,MR复位清0端,74HC164逻辑符号,74HC164把8位“串入”的数据变为8位“并出”的数据输出。,CP输入,脉冲数,0,1,2,3,4,5,6,7,8,0,1,1,0,0,0,0,1,74HC164工作原理,74HC164特性表,输入,移位 顺序,CP D*,输出,功能 描述,Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0,1,2,3,4,5,
7、6,7,移位,移位,移位,8,特性表,D7,D7,D7,D6,D6,D5,D5,D6,D7,74HC164时序图,时序图,CP,串行输入:D,Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7,状态不定,最先输入的经过 8次移位到达Q7, 关键知识点,当MR=0时,移位寄存器异步清0; 当MR=1时,CP上升沿将加在D=A B端的二进制数据 依次送入移位寄存器中; 当MR=1时,CP下降沿将保持移位寄存器的状态不变。,带锁存的移位寄存器74HC595,0,1,1,0,0,0,0,1,带锁存的移位寄存器74HC595,移位寄存器74HC164将D触发器直接输出,移位过程的中间结果直接作用在目标上,就
8、有可能产生非正常效果,例如数码管的动态扫描。,74HC595图形符号,管脚功能,串行数据输入,并行数据输出,时钟脉冲输入,复位,输出使能,锁存使能,74HC595特性表,特性表,74HC595时序图,STR上升沿将移位寄存器输出Qn锁存到QLn,不确定值,STR上升沿将Qn=0锁存到QLn=0,MR=1,CP上升沿将D中数据送入Q0,移位寄存器右移一位,MR=0,Qn清0,OE=1,Qn输出高阻,目 录,如何产生“上升沿”信号,“上升沿”:数字电平“由0跳变为1”的那一瞬间所产生的信号。,理想效果,在实际应用中,必须在电路中增加“按键消抖动电路”,才能产生稳定的输入信号。,实际效果,输入,输出
9、,当B由0V2时, 输出Y变为低,当B由V2V1时, 输出Y变为高,回差电压:V2-V1,特点: 抗干扰能力很强,常用于波形整形、变换,施密特反相器工作原理,最终输出,刚释放时 出现抖动,刚按下时 出现抖动,阻容消抖,单触点按键的无消抖电路,阻容消抖电路,Y,施密特 反相器,A,B,整形前阻容消抖输出,整形后阻容消抖输出,输出抖 动波形,按键断开: 电容充满电,A、B输出“1”,Y输出“0”,按键按下: A点为0V,C通过R2对地放电,B点电位缓慢下降,若出现抖动时,B点也不会立刻上升为+E,而是缓慢上升。此时放电时间充电时间,按键释放: A、B点电位上升,C又开始充电且充电时间放电时间。若出现抖动时,B点也不会立刻下降到0V,而是缓慢上升到+E,8位数据输入与显示电路原理,8位数据输入与显示实验电路,脉冲产生电路,数据产生电路,延迟作用,8位数据输入与显示电路原理,1,1,0,0,0,0,8位数据输入与显示电路原理,0,1,0,1 1 1 1 1 1 1 1,0,8位数据输入与显示电路原理,0,1,0,0,0,0,1 1 1 1 1 1 1 1,产生数据0,8位数据输入与显示电路原理,1,
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 果蔬加工工艺优化
- 2024年情侣相架项目可行性研究报告
- 房屋租赁简易协议范本2024年
- 2024年劳务合作协议格式
- 多元文化教育分层实施方案
- 2024年定制区域联防合作协议模板
- 认识病菌课程设计
- 大运河区域物流公司聘用协议2024
- 2024年物业综合服务协议模板
- 医院院区安全管理制度
- 河南省信阳市2024-2025学年七年级上学期期中历史试题(含答案)
- GB/T 44570-2024塑料制品聚碳酸酯板材
- 中国航空协会:2024低空经济场景白皮书
- 2024年学校食堂管理工作计划(六篇)
- 天车工竞赛考核题
- 民办非企业单位理事会制度
- 临床输血的护理课件
- 民生银行在线测评真题
- 人教版(PEP)小学六年级英语上册全册教案
- 大学美育学习通超星期末考试答案章节答案2024年
- 2024年人教版七年级上册地理期中测试试卷及答案
评论
0/150
提交评论