复习与作业解答一.ppt

1、计算机组成与结构,复习指导与作业解答一,计算机组成原理与汇编语言程序设计,三个层次： 微体系结构、指令系统、汇编语言。,三大系统： CPU、存储系统、输入输出系统及其互连三大系统出发，,建立整机概念，体现软硬件结合思想。,第1节 计算机的基本概念, 用二进制代码表示程序和数据；, 计算机采用存储程序的工作方式；, 计算机硬件由存储器、运算器、控制,器、输入设备和输出设备组成。,冯 诺依曼思想：,第 1 章 绪论,1.1.1 存储程序工作方式,1. 事先编制程序,2. 事先存储程序,3. 自动、连续地执行程序,1.1.2 信息的数字化表示,1. 在计算机中用数字代码表示各种信息,信息分为控制信息

2、和数据信息两大类,2. 在物理机制上用数字信号表示数字代码,第 2 节 计算机系统的硬、软件组成,1.2.1 计算机硬件系统,CPU,主存,I/O设备,I/O设备,系 统 总 线,常见的计算机硬件系统结构,I/O接口,I/O接口,第 3 节 层次结构模型,1.3.1 从计算机系统组成角度划分层次结构,计算机系统以硬件为基础，通过配置软件扩充功能，形成一个相当复杂的系统。通常采用层次结构的观点去分析、设计和构建它。,下面的图给出了构成计算机系统的硬件层和多个软件层，以及它们之间的关系。每层都在下一层的基础上增加功能。,面向问题语言层,第5层,翻译(编译器),汇编语言层,第4层,翻译(汇编器),操

3、作系统层,第3层,部分解释(操作系统),指令系统层,第2层,直接执行/解释(微程序),微体系结构层,第1层,从计算机系统组成角度划分的一种层次结构模型,1.3.2 从语言功能角度划分层次结构,虚拟机：指通过配置软件（如某种语言的编译器或解释器）扩充机器功能后所形成的一台计算机。,机器语言物理机：指能识别与执行机器语言的计算机硬件。,将计算机功能描述为： 能执行用程序设计语言编写的程序,下图是从语言功能角度划分的层次结构模型,专用语言虚拟机,高级语言虚拟机,汇编语言虚拟机,机器语言物理机（实际机器）,程序,第 4 节 计算机的工作过程,1.4.1 处理问题的步骤,目前，大型的应用软件的开发都采用

4、软件工程的方法。但如要解决规模较小的应用问题，可采用以下的基本步骤：,1、系统分析,2、建立数学模型与设计算法,3、编写应用程序,4、编译为目标程序,5、由硬件执行目标程序,第2章 计算机中的信息表示,数据信息,指令信息,数值型数据,非数值型数据,产生各种控制信号的基本依据,第1节 数据型数据的表示,2.1.1 进位计数制,要求掌握二进制数、八进制数、十六进制数、十进制数之间的相互转换。,1. 进位计数制的基本概念,基数：指该进位制数中允许选用的基本数码的个数。,位权：一个数码处在不同的数位上，它所代表的数值是不同的，这个数码所表示的数值等于该数码本身乘以一个与它所在数位有关的常数，这个常数即

5、为“位权”。,2. 计算机中常用的进位制,（1）、二进制表示形式： （B：0、1基数为2，逢二进一，借一以当二）,（2）、八进制的表示形式： （Q：07 逢八进一，借一以当八）,（3）、十六进制的表示形式：(H：09，AF逢十六进一，借一以当十六）,(5)、三种进制数可以通过下表中的对应项互相转换： 参见P30 表2-1.,（6）、二-十制表示：有关十进制的二进制编码，常见的有BCD和ASC码，一个字节可以存放两位BCD码，一个ASC码占用一个字节。参见P30 表2-2.,10 0001 0000 11 0001 0001 12 0001 0010,3、十进制数与二进制数之间的相互转换(整数与

6、小数分别处理）,（1）十进制数转换为二进制数, 除基取余法,例 ： 转换为二进制（除2取余法，乘2取整法）,（2）二进制数转换为十进制数, 按权相加法,=16+0+4+0+1+1/2+0/4+1/8+1/16 =16+4+1+0.5+0.125+0.0625,习题2-5解答,习题2-7解答,2.1.2 带符号数的表示,1、真值与机器数,机器数：在计算机中使用的连同数符一起数码化的数。常用“0”表示正号，用“1”表示负号。,真值：正负号加绝对值表示的数值。 例如：真值为+1011，机器数为01011， 真值为-1011，机器数为11011,2、原码表示法,原码：最高位表示符号，用“0”表示正号，

7、用“1”表示负号，有效数值部分用二进制绝对值表示。 一个数X原码记作x原,常用的机器数表示形式有原码、补码和反码。,例机器字长为8位，真值如下的原码表示 1101 00001101 -1101 10001101 0.1101 01101000 -0.1101 11101000,隐含约定：定点整数的小数点固定在最低位之后，定点小数的小数点固定在符号位（最高位）之后。除最高符号位外的各有效位，称为尾数,3、补码表示法,例如：x=0.1011 M=2则 x补=0.1011 x=-0.1011 M=2则 x补=1.0101,2）补码定义：一个数X补码记作x补，设模位M x补=M+X (mod M).(

8、2-7),1)补码的引入 两个十进制运算，如果结果超过该运算器所能表示的范围，发生的溢出量，在数学上称为模,引入补码后，减法可转换为加法运算,3）真值、原码转换为补码,正数的原码与补码形式相同。,例x=+110， 5位定点表示， x原=x补=00110,4）由补码求原码与真值,负数原码转换为其补码时，符号位不变，其余各位变反加1,例 x原=10000101，x补=11111010+1=11111011,正数的原码与补码相同，对于负数，保持符号位为1，尾数变反，末位加1。符号位恢复为负号，则得到真值表示。,4、反码表示法,正数的反码表示与原码相同，对于负数，符号位为1，其余各位变反。 例如： X

9、=-101，则x原=10000101 ，x反=11111010,例如：设机器字长为8位，有如下真值的原、补、反码,真值x, x 原, x 补, x 反,无符号整数,定点整数,定点小数,0000000011111111,0255,-127127,-128127,-(1-2-7) (1-2-7),-1 (1-2-7),1,2-7,2.1.3 定点数与浮点数,1、定点数,设机器字长8位，则一些定点数的表示范围如下：,分辨率,等式右边采用了科学标识来表示数，用他表示值很大 或很小的数特别方便，即可表示整数又可表示小数。 在计算机中也引入了类似于科学标识法的方法表示实 数，称为浮点表示法， 即小数点的位

10、置可以根据需要而浮动。,2 、浮点数,（1）典型浮点数格式,例： X=-101.1101B=-0.1011101 ,2+3,浮点数机器格式：,R：阶码底，隐含约定，与尾数基数相同。,E：阶码，为定点整数，补码或移码表示。 其位数决定数值范围；,阶符表示数的大小。,M：尾数，为定点小数，原码或补码表示。 其位数决定数的精度；,尾符表示数的正负。,最高有效位绝对值为1,2 、浮点数,（1）典型浮点数格式,Ms：尾数的符号位，也是整个浮点数的符号位。,浮点数机器格式：,例：写出X=-101.1101B的浮点数形式，设阶码取4位补码（含1位阶符），尾数取8位原码（含尾符1位）。,解： X=-101.1

11、101B=-0.1011101 =-0.1011101 ,2+3,20011,（3） 实用浮点数格式,IEEE754标准的32位浮点数格式为：,阶码,S ,尾数,数符,31 30 23 22 0,阶码：8位以2为底，阶码 = 阶码真值 + 127 。,尾数：23位，采用隐含尾数最高位1的表示方法， 实际尾数24位，尾数真值 = 1 + 尾数,S：数符，0正1负。,这种格式的非0浮点数真值为：,（3） 实用浮点数格式,【例2-36】：试将-（0.11）用IEEE短实数浮点格式表示出来。,阶码,S ,尾数,数符,31 30 23 22 0,阶码：阶码 = 阶码真值 + 127= -1+127=12

12、6=（01111110）,尾数：为 0.100 0,2,数符：为1,2,该浮点代码为 1,01111110,100 0,阶码8位,尾数23位,；隐含尾数最高位为1,【例题】：若采用IEEE754标准的32位短浮点数格式,即022位为尾数,2330位 为阶码,第31位为数符.其中阶码偏置为127(即阶码为阶码真值加上127).请将十进制 数68.25写成浮点数,列出其二进制代码序列.,阶码,S ,尾数,数符,31 30 23 22 0,阶码：阶码 = 阶码真值 + 127= 5+127=132=（10000100）,尾数：为 0.0010001 0,数符：为0,2,该浮点代码为 0,100001

13、00,00100010000000000000000,阶码8位,尾数23位,；隐含尾数最高位为1,作业讲评 习题 2-16,第3节 指令信息的表示,指令系统：一台计算机所有指令的集合。指令系统是软件和硬件的接口。,机器语言程序：由机器指令序列组成，是产生各种 控制信息的基础。,指令：指示计算机执行某种基本操作。,基本概念：,本节主要讨论：一般指令格式 常用寻址方式 面向用户指令类型,2.4 校验技术,校验的方法是让写入的信息符合某种规律，在读出时检验信息是否符合这一规律，如符合可判定读出信息正确，否则有误。,目前使用的校验方法常采用冗余校验思想，将待写入的有效代码和增加的校验位一起，按约定的校

14、验规律进行编码，称为校验码。写入存储器，读出时，对读得的校验码进行校验，测试是否满足约定的规律，及进行译码纠错。即：,1、奇偶校验码,【例2-39】：待编有效信息 10110001,编码规则：,奇校验码 101100011,约定校验码中1的个数为奇数/偶数。,偶校验码 101100010 ；加0后使得1的个数为偶数。,【例2-40】：待编有效信息 10110101,奇校验码 101101010,偶校验码 101101011 ；加1后使得1的个数为偶数。,第2篇 计算机系统分层结构,在本篇用3章分三个层次，即微体系结构层、指令系统层和汇编语言层讨论计算机系统的组成。 微体系结构层是具体的硬件层次

15、，可看作是指令系统的解释器。 指令系统层是一个抽象的层次，其指令系统是一种硬件和编译器都可识别的机器语言。 汇编语言层提供的语言，是将机器语言“符号化”以便于人们理解。 用汇编语言编写的程序先由汇编器翻译成机器语言程序，再由微体系结构层解释执行。,第3章 微体系结构层CPU 组织,在微体系结构层 ，是从寄存器级分析CPU的结构和功能。本章主要内容： CPU的基本组成和功能 算术逻辑部件ALU和运算方法 CPU模型机 组合逻辑控制器原理 微程序控制器原理,3.1.1 CPU的组成,CPU通常由以下几部分构成：, 控制器 :产生系列控制信号，控制计算机各部件完成取指、分析、执行指令操作。, 算术逻

16、辑部件ALU：实现指令所指定的算术和逻辑运算。, 各种寄存器：用于存放指令、指令地址、操作数及运算结果。, CPU内部总线：用于连接CPU内部各部件，为信息传送提供通道。,CPU的基本组成框图,（2）寄存器,CPU 中的寄存器包括存放控制信息的寄存器，如指令寄存器IR、程序计数器PC和状态字寄存器PSW；以及存放所处理数据的寄存器，如通用寄存器和暂存器。, 通用寄存器,通常CPU内部设置有一组寄存器，每个寄存器都可以承担多种用途，因此习惯上称为通用寄存器(AX,BX,CX,DX等)。,通用寄存器本身在逻辑上只具有接收信息、存储信息和发送信息的功能。但通过编程以及与ALU的配合可以实现多种功能，

17、如它们可为ALU提供操作数并存放运算结果，也可用作变址寄存器、地址指针和计数器等。, 暂存器,在CPU中一般要设置暂存器，主要是为了暂存从主存储器读出的数据 ,暂存器没有寄存器号，因此不能直接编程访问它们。, 指令寄存器IR（Instruction Register）,用来存放当前正在执行的一条指令。执行指令时，需根据PC中的指令地址从主存读取指令送到IR中。,。, 程序计数器PC（Program Counter）,用以存放当前或下一条指令在主存中的地址，因此又称为指令计数器或指令指针IP（Instruction Pointer）。, 状态寄存器 PSW（Program State Word）

18、,CPU内部设置的状态寄存器，用来存放当前程序的运行状态和工作方式，其内容称为程序状态字PSW（Program State Word），PSW是参与控制程序执行的重要依据。,2总线,所谓总线是一组能为多个部件分时共享的公共信息传送线路，它分时接收各部件送来的信息，并发送信息到有关部件。,由于多个部件连接在一组公共总线上，可能会出现多个部件争用总线，因此需设置总线控制逻辑以解决总线控制权的有关问题。, CPU内部总线用来连接CPU内的各寄存器与ALU ;,总线分类:, 系统总线用来连接CPU、主存储器与I/O接口，它通常包括三组：数据总线、地址总线和控制总线。,按总线传送的方向可将总线分为单向总

19、线和双向总线。,3CPU内部数据通路,CPU内部寄存器及ALU之间通常用总线方式传送数据信息。介绍两种常见的结构。,（1）单总线数据通路结构,采用单总线结构的CPU数据通路,CPU数据通路结构只采用一组内总线，它是双向总线。通用寄存器组、其他寄存器和ALU均连在这组内总线上。,CPU内各寄存器间的数据传送必须通过内总线进行，ALU通过内总线得到操作数，其运算结果也经内总线输出。,（2）多组内总线结构,采用三总线结构的CPU数据通路,为了提高CPU的工作速度，一种方法是在CPU内部设置多组内总线，使几个数据传送操作能够同时进行，即实现部分并行操作。,下图给出三总线结构，三总线均为单向总线，每组总

20、线连接几个部件的输入端，但只连接一个输出端。部分并行操作有利于提高CPU的执行效率。, 机器周期：将指令周期分为几个不同阶段，每个阶段所需的时间称为机器周期。, 节拍（时钟周期）：将一个机器周期划分为若干相等的时间段，每个时间段内完成一部基本操作。这个时间段用一个电平信号宽度对应，称为节拍或时钟周期。, 时钟脉冲信号：将由时钟脉冲发生器产生时钟脉冲信号作为时序系统的基本信号。,在组合逻辑中，是依靠不同的时间标志使CPU分步执行指令，其时序信号常划分为三级，机器周期、节拍、时钟脉冲信号。,（3）时序系统的组成,时序系统框图,时序电路系统有晶体振荡器、时钟发生器、节拍发生器与周期发生器等组成。,3

21、.1.4 指令流水线,指令流水线的工作原理类似于工厂中的装配流水线,一条指令的执行过程是分几个步骤实现的。,第二节 算术逻辑部件ALU和运算方法,算术逻辑部件ALU主要完成对二进制代码的定点算术运算和逻辑运算。,3.2.1 算术逻辑部件ALU,4ALU举例：在加法器基础上扩展其他运算功能,SN74181框图,（1）SN74181外特性,图中A B为ALU两个数据输入端，F为输出结果，M,S为功能选择控制输入端，C为进位输入，G，P为输出小组进位辅助函数。,（3）SN74181功能表,（实现16种算术运算与16种逻辑运算功能）,3.2.2 定点数运算方法,数值运算的核心是指加、减、乘、除四则算术

22、。由于计算机中的数有定点和浮点两种表示形式，因此相应有定点数的运算和浮点数的运算。,1定点加减运算,（1）原码加减运算,例如，加法指令指示做（+A）+（-B），由于一个操作数为负，实际操作是做减法（+A）-（+B），结果符号与绝对值大的符号相同。同理，在减法指令中指示做（+A）-（-B），实际操作是做加法（+A）+（+B），结果与被减数符号相同。,（2）补码加减运算, 补码加法运算,X +Y =X +Y , 补码减法运算,XY =X +(-Y ) =X +-Y ,【例3-31】 Y = 0.101101，-Y =1.0100110+0.00000001=1.0100111, 补码运算规则 根据

23、以上讨论，可将补码加减规则归纳如下： 参加运算的操作数用补码表示。 符号位参加运算。 若指令操作码为加，则两数直接相加；若操作码为减，则将减数连同符号位一起变反加1后再与被减数相加。 运算结果用补码表示。,【例3-3】 X = 00110110，Y =11001101，求X+Y ，X-Y 。,（3）溢出判别,在什么情况下可能产生溢出?,例：设定点整数字长8位，补码表示（最高位为符号位），表示范围为-128127，运算结果超出此范围就发生溢出。,运算结果超出能表示的数据范围，就会产生溢出。,例 X 补 = 01000011，Y 补 =01000100，则X+Y 补 =10000111，其真值为-

24、121。其实正确结果是+135，因超出了数的表示范围，产生溢出，结果错误。,掌握采用变形补码判断(双符号位),用S 、Sn分别表示结果最高符号位和第2符号位,溢出=S S,一个符号只能表示正、负两种情况，当产生溢出时，会使符号位的含义产生混乱。为此可将符号位扩充为两位，称为变形补码。可根据这两位符号判断是否溢出。 00 结果正确，无溢出。01结果正溢出。10结果负溢出。11结果为负，无溢出。,00 0011111 00 0001101,（1）31 +13=44,00 0101100,（2）-31 +（-12）=-43,00 1111111 00 1000001,（3） 63+66=129,01

25、 0000001,11 1000001 11 0111110,（4） -63+（-66）=-129,10 1111111,01正溢,10负溢,11 1100001 11 1110100,11 1010101,下面对上例采用变形补码判断(双符号位)，判断是否溢出？,为负无溢出确,为正无溢出确,作业讲评,第3节 CPU模型机的组成及其数据通路,3.3.1 基本组成（模型机数据通路结构图）,3.3.1 基本组成,1寄存器（16位，内部结构是16个D触发器）,（1）可编程寄存器,通用寄存器有4个：R0、R1、R2、R3；堆栈指针为SP；程序状态字寄存器为PSW；程序计数器为PC。,（2）暂存器,暂存器

26、有3个：C、暂存从主存读出的源操作数，D、暂存操作数及从主存读出的数据，Z、存放运算结果 。,（3）指令寄存器IR,指令寄存器IR用来存放当前正在执行的一条指令。,（4）与主存接口的寄存器MAR、MDR,CPU对主存的控制信号有两个：读信号RD控制对主存的读操作；写信号WR控制对主存的写操作。,地址寄存器MAR用于存放CPU访问主存或I/O接口的地址。数据寄存器MDR用于存放CPU访问与主存或I/O接口之间传送的数据。,2运算部件,ALU的输入A来自暂存器D，输入B来自ALU总线，运算结果输出到Z 。控制ALU运算的控制信号有：ADD、SUB、AND、OR、XOR、COM、NEG、A+1、A-

27、1、B+1、B-1，它们分别控制ALU完成加、减、与、或、异或、求负、求反等运算。,3总线与数据通路结构,（1）ALU 总线,CPU内部采用单总线结构，即设置一组ALU总线（也称为CPU内总线），由16根双向数据传送线组成，ALU和所有寄存器通过这组公共总线连接起来。,（2）系统总线,模型机的CPU、存储器及I/O设备分别挂接在一组系统总线上。系统总线包括：16根地址总线、16根数据总线，以及控制总线。为简单起见，模型机采用同步控制方式。,第四节 组合逻辑控制器原理,组合逻辑控制器是指产生控制信号（即微命令）的部件，是用组合逻辑线路来实现。在模型机中有几十个微命令，则每个微命令都需要一组逻辑门

28、电路，根据相应的逻辑条件（如指令的操作码、寻址方式、时序信号等）产生该微命令。 微命令形成的电路，可以共用某些逻辑变量，使控制器逻辑结构简化，以提高速度。组合逻辑控制器又称为硬连逻辑控制器。,按产生控制信号的方式不同，控制器可分为组合逻辑控制器与微程序控制器两种类型。,1寻址方式,模型机的编址为按字编址，字长16位，即主存每个单元16位。采用简单变字长指令格式，指令长度可为16位、32位（指令中含立即数或一个操作数地址）或48位（含2个操作数地址），操作数字长16位。模型机寻址方式 如下表：,3操作类型,操作码共4位，现设置14种指令，余下两种操作码组合可供扩展。,（1）传送指令,MOV传送，

29、操作码0000。,（2）双操作数算术逻辑指令,ADD加，操作码0001（带进位）。 SUB减，操作码0010（带进位）。 AND逻辑与，操作码0011。 OR 逻辑或，操作码0100。 EOR逻辑异或，操作码0101。,（3）单操作数算术逻辑指令,COM求反，操作码0110。 NEG求补，操作码0111。 INC加1，操作码1000。 DEC减1，操作码1001。 SL 左移，操作码1010。 SR 右移，操作码1011。, 返回指令RST，操作码1100。,RST指令与JMP指令的操作码相同，可视为一条指令。RST指令只能采用自增型寄存器间址表明转移地址，并指定寄存器为SP，即寻址方式为（S

30、P）+。它从堆栈中取出返回地址，然后修改堆栈指针SP+1。实际上，“JMP（SP）+”指令就是一条RST指令。, 转子指令JSR，操作码1101。,执行JSR指令时，先将返回地址压栈保存，然后按寻址方式找到转移地址（即子程序入口地址），将它送入PC中。,（4）程序控制类指令, 转移指令JMP，操作码1100。,3.4.2 模型机的时序系统,组合逻辑控制器依靠不同的时间标志，使CPU分步工作。模型机采用前述的三级时序系统，即将时序信号分为工作周期、节拍（时钟周期）和工作脉冲。,1工作周期划分（由6个周期状态触发器来表示它们的状态。任一时刻只允许一个触发器为1，表明CPU所处工作状态，及该阶段时间

31、标志与依据）。,（1）取指周期FT,在取指周期FT中完成取指所需的操作,（2）源周期ST,如果需要从主存中读取源操作数，则进入ST。,（3）目的周期DT,如果需要从主存中读取目的地址或目的操作，则进入DT。,（4）执行周期ET,在取得操作数后，则进入ET，在ET中将依据IR中操作码执行相应操作，如传送、算术运算、逻辑运算、获得转移地址等,（5）中断响应周期IT,（6）DMA传送周期DMAT,中断方式：由于某些异常情况或特殊请求，引起CPU暂停执行当前程序，转去执行中断处理子程序，以处理这些情况或请求，等处理完后又返回原程序断点继续执行，这一过程就称为中断。,CPU在响应中断请求之后，进入中断响

32、应周期IT。在IT中将直接依靠硬件进行关中断、保存断点、转处理程序入口等操作。IT结束后，进入取指周期FT，开始执行中断处理程序。,DMA（Direct Memory Access）即直接访存方式：其基本思想是在主存储器和I/O设备之间建立直接的数据传送通路，由专门的DMA控制器控制主存和I/O设备间的数据传送，在传送时不需CPU干预。由于传送过程完全由硬件实现，所花费的时间短，因此能满足高速数据传送的需要。,CPU响应DMA请求之后，进入DMAT。在DMAT中，CPU交出系统总线的控制权，即MAR、MDR与系统总线脱钩（呈高阻态）。改由DMA控制器控制系统总线，实现主存与外围设备间的数据直接

33、传送，因此对CPU来说，DMAT是一个空操作周期。,FT,ST,DT,IT,ET,DMAT,DMA请求？,中断？,Y,Y,N,N,CPU控制流程,例. 双操作数指令的两个操作数均在主存中,工作周期变化为:,FTSTDTET（FT）,例. 单操作数指令的操作数在主存中,工作周期变化为:,FTDTET（FT）,例. 双操作数指令的操作数均在CPU寄存器中,工作周期变化为:,FTET（FT）,左图描述了指令执行时工作周期状态变化流程。,3.4.3 指令流程,分析指令流程是为了在寄存器这一层次分析指令的读取与执行过程，也就是讨论CPU的工作机制。,拟定指令流程通常有两种方法：一种方法是以工作周期为线索

34、，按工作周期分别拟定各类指令在本工作周期内的操作流程，其优点是便于综合与化简微命令的逻辑式，容易取得比较优化的结果：另一种方法是以指令为线索，按指令类型分别拟定指令流程，其优点是对指令的执行过程拟定出清晰的线索，便于理解CPU的工作过程。模型机设计采用后一种方法，使用再插入中断周期与DMA周期的流程。,1取指周期FT,（1）进入FT的条件,初始化时置入FT 加电或按复位键，将取指周期状态触发器FT为1。,程序正常运行时同步打入FT 若要进入FT,则事先在状态触发器D端准备好条件1FT ，然后产生同步脉冲CPFT,又CPFT的上升沿，将1打入FT。,1,CPFT,取指周期状态触发器,FT中的操作是各类指令流程都需首先经历的。,（2）取指流程 寄存器级