综合设计实验六(选做)课件

1、要求：1 .完成前面5个设计实验，寻求优秀同学2 .三个实验选择可以归一3 .必须自己写代码实验6出租车计费器的设计一、实验目的1 .知道出租车收费站的结构。学习了用verilog HDL语言制定正确的七段代码管显示程序。3、数量掌握用verilog HDL制作复杂的功能模块。4、进一步数量状态在系统设计中积累的应用。二、实验原理出租车计价器一般是公斤费用，通常起始价格是xx元(xx元能走x公里)，然后是xx元/公斤。 要完成出租车计价器，一个要数公里，另一个要数费用，需要两个单位。 出租车车轮上有记录车轮转速的传感器，车轮的周长是固定的，所以知道转速的话也知道英里。 在这个实验中，可以模拟出

2、租车电表的工作过程，模拟步进电机轮，通过传感器，电机每转一周输出一个脉冲波形。 结果的显示是8个7段代码管理，前4个显示英里，后4个显示费用。设计verilog HDL程序时，首先清除复位信号使用的寄存器，然后开始设定为起步价格记录状态。 在这种状态下，以起步价规定的英里数显示起步价，系统转移到每公里的收费状态，直到路线超过起步价规定的英里数为止，在这种情况下，每增加一公里收费器就会增加相应的费用。同时，也说明创作中的小技巧。 为了便于显示，正在制作的数据以BCD代码显示，没有数据格式转换的问题。 例如若表示3位，分别以4位的二进制码表示，当1位的数字的合计超过9位时，将其清除，同时对10位的

3、数字加1，由此相同。三、实验内容本实验必须完成的任务是设计简单的出租车收费站，出发价格为3元，准行为1公里，以后为1元/公里。 通过显示部的7段代码的扫描时钟选择时钟模块的1KHz，电机模块的跳线选择“on”端，可以旋钮电机模块的音量，控制电机的转速。 把按钮模块的S1设为整个系统复位按钮，并且，每次复位时，收费器从最初开始收费。 步进马达模仿了出租车的车轮，不转一圈的话行驶1米，所以认为每转1000圈车就能前进1公里。 系统设计需要检测电机的旋转状况，每转一圈就增加一个仪表计数器。 7段码管理的显示请求在前4个显示距离处，是后3个显示费用。实验箱中使用的数字时钟模块、钥匙开关、步进电机模块、

4、数码管和FPGA的接口电路、数字时钟源、钥匙开关、LED、数码管和FPGA的引脚连接四、实验程序打开QUARTUSII软件，创建新项目。2、施工结束后，新建verilog HDL文件，打开verilog HDL编辑器对话框。3 .根据实验原理和自己的想法，在verilog HDL编辑窗口中创建verilog HDL程序，用户可以查看提供给光盘的示例程序。创建verilog HDL程序后保存。 方法与实验1相同。5 .编译并模拟自己创建的verilog HDL程序，以纠正程序中的错误。6、编译模拟无误，参照拨动开关、LED和FPGA的引脚连接表或附录，进行引脚分配。 表22-1是示例程序的管脚分

5、配表。 分配完成后，再一次完全编译以启用管脚分配。7 .用下载电缆通过JTAG端口将对应的sof文件加载到FPGA中。 观察实验结果是否与自己的编程思想一致。五、实验结果和现象以设计的参考例为例，在将设计文件加载到目标设备上后，按下“模式”按钮，使单个8字符码管显示“0”(参考实验4 )，将数字信号源模块的时钟选择为1KHz，7段码管的前4个显示距离，后3个六、实验报告1 .描绘模拟波形并进行说明。2 .记录实验原理、设计过程、编译仿真波形和分析结果、硬件测试结果。实验VGA彩色条信号发生器的设计一、实验目的1 .知道正常监视器正确显示的定时。知道verilog HDL生成VGA显示时序的方法

6、。进一步加强对FPGA的认识。二、实验原理尽管显示器新产品层出不穷，CRT(Cathode Ray Tube )的基本工作原理却持续了几十年，到今天为止没有什么变化。 显示器是一种复杂的设备，其可扩展性和可靠性也令人吃惊，在这方面，电子控制起着很大的作用，任何机器都磨损，仅用电子就能延长寿命，适合数千小时的工作。 电子枪是显像管的核心，电子束撞击感光材料(荧光屏)，刺激荧光体就能形成图像。 实际上，电子枪和大体积功率二极管没有任何差异，其原理也适用于电视和示波器。CRT分为几个部分： Deflection Coil (偏转线圈)用于电子枪发射机的定位，产生强磁场，通过改变强度，可以移动电子枪。

7、 线圈的偏转角度是有限的，如果电子束传播到平坦的表面，能量就会略微偏离目标，只照射到荧光体的一部分上，周围的图像就会弯曲。 为了解决这个问题，显示器制造商的缺点是阴极射线管为球形，荧光体充分接受能量，屏幕弯曲，电子束的射击从左到右，从上到下的过程称为更新，不断地重复更新显示屏的颜色由RGB (红、绿、蓝)三种颜色的光合成。 我们可以通过调整这三种原色调用其他颜色。 很多图像处理软件都有颜色调整功能。 可以输入三原色的数值来调整颜色，也可以根据软件提供的调色板选择颜色。 由于这个部分的功能，实验系统使用专用的编解码器芯片完成了。 其具体实现、原理将在今后的实验中详细说明。 在本实验中，仅由RGB

8、原色构成了8色构成的彩色条信号。VGA监视器在显示过程中由r、g、b、HS和VS五个信号控制。 这里，r、g、b是用于驱动显示器的三原色的显示，即红、绿、篮，HS是行同步信号，VS是场同步信号。 在本实验中，由于没有显示器驱动，显示器在默认状态下工作，分辨率为646464480，刷新率为60Hz。 当在此状态下VS和HS都为低电平时，VGA显示器表示点亮状态，其正方向扫描过程约为26us。 当一行的扫描结束时，行同步信号HS上升到高电平，持续约6us时上升到低电平，在HS为高电平的期间，在显示器上产生消隐信号，这是显示器的反扫描的过程。 在扫描场之后，也就是说，在扫描480行之后，场同步信号V

9、S变为高电平，产生场同步，由该同步信号，扫描线返回到显示器的第1行第1列位置。 监视器显示的时序图如图2图22所示图2-22 CRT显示器的定时上图T1是同步消隐信号，约6us脉冲宽度，T2是行显示过程，约26us，T3是行同步信号，宽度是两行同步周期，T4是显示时间，约480行周期。三、实验内容本实验完成的任务要求通过FPGA在显示器上显示条纹和图案，能在CRT显示器上显示横条纹、纵条纹、棋盘格图案。 实验中，系统时钟选择了时钟模块的12MHz，用一个按钮模块的S1控制显示模式，每次按下画面上的花纹都改变，横条纹、纵条纹、棋盘花纹的顺序。 实验的输出直接输出到VGA接口，在CRT显示器上显示

10、。 将南昌大学校门的图像保存在ROM中，当按下按钮S2时，实现在显示器上显示南昌大学校门的图像。关于实验箱中使用的数字时钟模块、键开关和FPGA的接口电路、数字时钟源、键开关和FPGA的引脚连接，在以往的实验中进行了详细说明，但在此不进行说明。 VGA连接器位于实验系统的视频输入输出模块上。 VGA的三原色信号是通过编解码器芯片输出，还是从FPGA直接输出，可以通过模块上的3位跳线选择。 其电路图如图23-1所示图23-1 VGA和FPGA的电路连接图表23-1是VGA与FPGA直接连接的管脚连接表。表23-1直接连接VGA连接器和FPGA的引脚连接表信号名称对应的FPGA管脚名称说明VGA-

11、RAC6VGA连接器的r信号PR-RAD6VGA连接器的g信号PS PS-bPK 7VGA连接器的b信号HSYNC角色列表AD10VGA线同步信号VSYNCPK 9VGA场同步信号四、实验程序打开QUARTUSII软件，创建新项目。2、施工结束后，新建verilog HDL文件，打开verilog HDL编辑器对话框。3 .根据实验原理和自己的想法，在verilog HDL编辑窗口中创建verilog HDL程序，用户可以查看提供给光盘的示例程序。创建verilog HDL程序后保存。 方法与实验1相同。5 .编译并模拟自己创建的verilog HDL程序，以纠正程序中的错误。6、编译模拟后，

12、请参考数字信号源模块、VGA模块、钥匙开关模块和FPGA的管脚连接表或附录进行管脚分配。 表23-2是示例程序的管脚分配表。 分配完成后，再一次完全编译以启用管脚分配。表23-2端口引脚分配表端口名称使用模块信号支持的FPGA引脚说明PR数字信号源C13系列时钟为12MHZKEY按钮开关S1P25系列显示模式选择rVGA模块r信号AC6VGA连接器信号gVGA模块g信号AD6乙级联赛VGA模块b信号PK 7PS系列VGA模块行同步AD10PS PSVGA模块字段同步PK 97 .用下载电缆通过JTAG端口将对应的sof文件加载到FPGA中。 观察实验结果是否与自己的编程思想一致。五、实验结果和现象在设计参考实例中，在将设计文件加载到目标设备后，将监控器连接到实验系统的视频输入/输出模块的VGA连接器，该模块上的所有3位跳跃选择为FPGA (向下跳