15-10MSPS高速12BIT模数转换器(中文)

/功能框图产品亮点AD9221/AD9223/AD9220系列提供了一个完全的12位取样单片，28-引线SOIC和SSOP封装兼容的模拟到数字转换功能。灵活的采样速率：AD9221、AD9223和AD9220采样速率分1.5MSPS,3.0MSPS和10.0MSPS。低功率和单电源—AD9221，AD9223，AD9220分别在单5V电源上功耗只有59mW、100mW和250mW。在温度范围内具有优秀的直流性能—AD9221/AD9223/AD9220提供12位线性和温度漂移性能1。优秀的交流（AC）性能和低噪声—AD9221/AD9223/AD9220提供比11.3有效位数（ENOB）的性能和具有一个输入参考噪声为0.09LSBrms.2。灵活的模拟输入范围——多功能板上采样——保持(SHA)可以配置为单端或差动输入不同的输入范围。AD9221/AD9223/AD9220–技术参数DC技术参数（AVDD=5V,DVDD=5V,fSAMPLE=MaxConversionRate,VREF=2.5V,VINB=2.5V,TMINtoTMAX,unlessotherwisenoted.)AC技术参数(AVDD=5V,DVDD=5V,fAMPLE=MaxConversionRate,VREF=1.0V,VINB=2.5V,DCCoupled/Single-EndedInputTMINtoTMAX,unlessotherwisenoted.)数字技术参数(AVDD=5V,DVDD=5V,TMINtoTMAX,unlessotherwisenoted.)转换技术参数(TMINtoTMAXwithAVDD=5V,DVDD=5V,CL=20pF)图1时序图绝对最大额定参数订购指南芯片引脚排列芯片引脚功能描述技术参数定义积分非线性误差（INL）线性误差是指从“负满量程〞到“正满量程〞这条直线上每个代码的偏差。在第一码过渡之前的点是负满量程的1/2LSB。正满量程定义一级1/2LSB，它超过最后一个码的过渡。偏差是测量这条真实直线上的每个特定代码来的。微分非线性误差（DNL，无遗漏码）一个理想的ADC显示代码转换是准确分开1LSB。微分非线性（DNL）是这个理想值的偏差。确保没有丢码时，12位分辨率显示所有码是4096,在操作范围内每个码必须分别出现。零点误差主要进行转换应该出现一个模拟值低于1/2LSBVINA=VINB。零点误差被定义为来自这一点的实际偏差。增益误差第一个代码转换出现模拟值1/2LSB应高于负满量程模拟值。最后转换出现模拟值11/2LSB应低于标称满量程模拟值。增益误差的偏差是实际的区别第一个和最后一个代码转换和理想的第一个和最后一个代码转换的区别。温度漂移零温度漂移误差和增益误差指定的从最初(25°C)值的最小温度值或最高温度值的最大变化。电源抑制技术参数显示在满量程值下来自供电电源的最小限制值和最大限度值的最大变化。窗口抖动窗口抖动是连续采样的窗口延迟的变化,表现为噪声输入到A/D。窗口延时当输入信号进行转换时，窗口延迟是测量取样保持的放大器(SHA)性能和测量时钟输入的上升沿。信噪比和失真(S/N+D,SINAD)比例S/N+D是测量输入信号的均方根值对所有低于奈奎斯特频率谱的频谱分量的均方根和值的比值，包括谐波但不含直流。S/N+D的值是用分贝表示。有效比特数(ENOB)对于正弦波,SINAD可以表示的比特数。使用下面的公式，N=(SINAD–1.76)/6.02可以获得一定程度的性能表示为N,有效位数。因此,有效的比特数为正弦波输入设备在给定输入频率可以直接从其测量SINAD计算。总谐波失真（THD）THD是首次六谐波分量的均方根求和值对测量输入信号的均方根值的比值,表示为一个百分比或分贝。信噪比（SNR）SNR是测量输入信号的均方根值对所有其他低于奈奎斯特频率的频谱分量求和均方根值得比值,不包括前六谐波和直流。信噪比是用分贝表示。无杂散动态范围(SFDR)SFDR用dB表示，是输入信号的均方根振幅和杂散信号峰值之间的差异。

AD9221–典型性能特性（TPC）(AVDD=5V,DVDD=5V,fSAMPLE=1.5MSPS,TA=25_C)AD9223–典型性能特性（TPC）(AVDD=5V,DVDD=5V,fSAMPLE=3.0MSPS,TA=25_C)AD9220–典型性能特性（TPC）(AVDD=5V,DVDD=5V,fSAMPLE=10.0MSPS,TA=25_C)介绍AD9221/AD9223/AD9220是高性能系列，完全单电源12位ADC产品系列同样基于CMOS管线式架构。产品系列允许系统设计基于动态性能、采样率和功耗下，一个向上或向下组合的选择路径。AD9221/AD9223AD9220的模拟输入范围具有高度灵活,允许对单端或差分输入不同的振幅,可以交流或直流耦合。每个器件共享相同的接口选项,引出线和封装。AD9221/AD9223/AD9220利用四级管线架构与宽带输入取样保持的放大器(SHA)上实现一个具有本钱效益的CMOS工艺。每一级管线,不包括最后一级,由一个低分辨率flasha/D连接到一个开关电容器DAC和级间残留放大器(MDAC)组成。残留物放大器放大重建DAC输出和flash输入下一级管线之间的差异。冗余一位是用于每级帮助flash的数字校正错误。最后级简单组成一个flashA/D。管线架构允许更大的吞吐率为代价的管线延迟或延迟。这意味着当转换器能够捕捉新的输入采样的每个时钟周期,它实际上需要三个时钟周期转换完全处理和出现输出。在大多数应用中这个延迟不是一个问题。数字输出和超范围指示器(OTR)输出，都锁存到一个输出缓冲区驱动输出引脚。输出驱动可以配置接口于5V或3.3V逻辑。AD9221/AD9223/AD9220同时使用边缘的时钟内部定时电路的具体时间(见图1和规格要求)。A/D采样模拟输入在时钟的上升沿。在时钟低时间(上升和下降沿之间的时钟),输入SHAW为采样模式;在时钟高时候,它保持。系统干扰在时钟的上升沿之前和/或过多时钟抖动可能导致输入SHA获得错误值,并且应该最小化。输入SHA和产品系列的每种芯片的个体管线级的内部电路对功耗和性能优化。输入SHA的动态性能和它的功耗之间有一个固定的交换存在。图2和图3显示AD9221/AD9223/AD9220的全功率带宽和建立时间的这种交换比较关系。这两个数据显示,更高的全功率带宽和最快的建立时间是以增加功耗来实现的。同样,一个变换存在在每级采样率和功耗之间。如前所述,AD9221AD9223,AD9220类似在大多数方面,除了指定的采样率,功耗和动态性能。该产品系列是高度灵活,提供几种不同的输入范围和接口的选择。因此,许多应用问题和变换关系用这些生成的配置也类似。数据表的结构,设计师作出明智的决策选择适当的A/D和最优化性能以适应特定的应用。模拟输入和基准源概述图4中,一个简化的模型AD9221/AD9223/AD9220的一个简化模型,突出了模拟输入VINA、VINB和基准电压VREF之间的关系.。在FLASHA/D转换器中如电压应用于阶梯电阻的顶端,VREF电压值定义最大输入电压到A/D核心。最低输入电压到A/D核心是自动定义为-VREF。添加一个差分输入结构为用户提供额外的灵活性,对传统的flash转换器是不可能的。输入级允许用户轻松地配置为单端操作或微分操作的输入。A/D输入结构的允许将输入信号的直流偏置变化独立于输入转换器的跨度。具体来说,A/D的输入电压应用的核心的区别是维纳和VINB输入插脚。因此,方程，VCOREVINA–VINB（1）定义了差动输入级的输出，并提供输入A/D的核心。电压,VCORE,必须满足的条件，–VREFVCOREVREF（2）VREF为VREF引脚的电压。VINA和VINB输入存在满足方程2中的无数组合,但有一个额外的限制是放置在输入AD9221/AD9223/AD9220的电源电压。供电电源约束了VINA和VINB有效运行范围。其条件为,AVSS-0.3V<VINA<AVDD+0.3VAVSS-0.3V<VINB<AVDD+0.3V规定了AVSS标称为0V和AVDD标称为5V这个需求。因此,VINA和VINB的有效输入范围的任意组合要满足方程2和3。附加信息显示AD9221/AD9223/AD9220的VINA,VINB,VREF和数字输出之间的关系，见表4。参考本节结尾的表I和表II总结的各种模拟输入和参考配置。模拟输入操作图5显示了AD9221/AD9223/AD9220的等效模拟输入，它包含一个微分采样—保持放大器(SHA)。SHA的差分输入结构是非常灵活的,允许器件很容易配置一个差分或单端输入。直流偏置,或共模电压、输入(s)可以设置为容纳单电源或双电源系统。注意,模拟输入,VINA和VINB互换除外,颠倒输入VINA和VINB引脚将导致极性反转的结果。SHA的最正确失真性能对于差分或单端输入下实现以下两个条件:(1)共模电压是中心大约半电源电压(即AVDD/2或约2.5V);(2)SHA的输入信号电压跨度设置为最低(即：2V输入跨度)。这是由于采样开关,QS1,CMOS开关RON的电阻很低,当SHA在跟踪模式下一些信号的依赖导致频变使交流而失真。CMOS的RON电阻开关在半压电源下通常是最低，为了增加对称性作为输入信号处理AVDD或AVSS。较低的输入信号电压跨度集中于半压电源而减少RON调制的程度。图6AD9221/AD9223/AD9220的THD对照表v。在1V和2.5V的共模电压下2V输入跨度的频率特性。注意，每个A/D的共模电压1V展示在更高频率下的THD特性的类似下降(除了750kHz以上)。同样,注意THD性能在较低的频率下共模电压变得不那么敏感。作为输入频率处理DC,积分（INL）和微分（DNL)静态非线性失真将受控。很重要的注意是,这些直流静态非线性独立于任何RON调制。

由于在SHA拓扑高度对称,失真度特性能明显改善，差分输入信号的频率和超奈奎斯特能得到实现。这个固有的对称性提供优秀的取消共模失真和噪声。同时,需要输入信号电压跨度是减少一半,进一步降低了RON调制和在失真的其影响程度。最优噪声和直流线性性能使差分或单端输入到达最大输入信号电压跨度(即：5V的输入跨度)和VINA、VINB匹配输入阻抗。注意,只有轻微的在直流线性退化性能存在2V和5V之间的输入跨度AD9221/AD9223/中指定AD9220直流规格说明。在图5中,差分SHA使用开关电容拓扑来实现。因此,其输入阻抗和输入驱动源的后续影响应理解从而最大限度地提高转换器的性能。引脚电容、CPIN、寄生电容,CPAR,采样电容,CS组合通常少于16pF。当SHA进入跟踪模式,对于新输入电压输入源必须充电或放电电压存储到CS。这个CS上的充电和放电操作,平均在一段时间内,对于一个给定的采样频率,fS,使得输入阻抗出现组成一个良性的电阻。然而,如果该操作在采样周期(即：T=1/fS),输入阻抗是动态的,因此某些预防措施应该观察输入驱动源。输入阻抗的电阻元件可以通过计算来计算的平均电荷由CH从输入驱动源。可以证明,如果允许CS完全充电输入电压开关QS1前翻开,然后平均电流的输入是一样的如果有1/(CSfS)欧姆的电阻输入之间的连接。这意味着输入阻抗转换器的采样率成反比。由于CS只有4pF,这个电阻元件典型值是远远大于驱动源(即：25kΩ，fS=10MSPS)。如果认为SHA采样输入阻抗超过采样周期,它对输入驱动源表现为一个动态的输入阻抗。当SHA进入跟踪模式,输入源最好提供开关QS1以指数的方式的充电电流通过RON。指数充电的要求意味着最常见的输入源,一个运算放大器,必须表现出的源阻抗和电阻低和超出了采样频率。运算放大器的输出阻抗与一系列电感和电阻都可以建模。当一个电容性负载切换到运算放大器的输出,输出将暂时由于它的有效输出阻抗下降。随着输出的复苏,可能发生振荡。针对这一状况,一系列电阻可以插入运算放大器和SHA输入如图7所示。运算放大器的串联电阻有助于隔离开关电容负载。这个电阻的最正确值取决于几个因素,其中包括AD9221/AD9223/AD9220采样率,所选择的运算放大器,和特定的应用。在大多数应用中,30Ω-50Ω电阻器就足够了。然而,有些应用可能需要一个更大的电阻值减少噪声带宽或在一个过电压状态下可能限制故障电流。在其他应用中可能需要一个更大的电阻值来消锯齿反冲滤波器。在任何情况下,由于THD性能依赖于串联电阻和上面提到的因素,对于一个给定的应用建议优化这个电阻值。轻微的改善信噪比(SNR)性能和直流偏移量性能是通过匹配VINA和VINB的输入电阻。改善的程度取决于电阻值和采样率。串联电阻器值大于100Ω,鼓励使用匹配电阻。图8显示了AD9221/AD9223/AD9220的THD性能与串联电阻及各自的采样率和奈奎斯特频率。奈奎斯特频率通常代表ADC最坏的情况。在这种情况下,一个高速度、高性能放大器(AD8047)用作缓冲运算放大器。虽然没有显示AD9221/AD9223/AD9220信噪比(即1dB-1.5dB)略有增加，从0kΩ电阻增加到2.56kΩ由于其带宽限制对宽带噪声的影响。相反,如果VINA和VINB没有匹配的输入电阻,它表现出轻微的减少信噪比(即:0.5dB-2dB)。图8显示了一个小串联电阻在30Ω和50Ω之间AD9220已提供了最正确的THD性能。AD9223用低的值串联电阻是可以接受的,AD9221因为其较低的采样率提供更长的瞬态AD8047恢复期。注意,较低的放大器带宽通常会有较长的瞬态恢复期,因此需要略高RSERIES电阻值和/或降低采样率来到达最优的THD性能。随着串联电阻值增加,值得注意的是相应的失真也会增加。这是由于它的SHA和寄生电容相互作用,而CPAR依赖信号。因此,由此产生的电阻-电容时间常数是依赖于信号,这就是引起失真的根源。AD9221/AD9223AD9220的噪音或小信号带宽同样事他们的全功率带宽如图2所示。对于在噪声敏感方面应用,过高的带宽可能有害,添加一系列电阻和/或并联电容器有助于限制宽带噪声，在a/D输入端形成一个低通滤波器。但是请注意,串联电阻组成的AD9221/AD9223AD9220的等效输入电容应该评估对于时域敏感的应用输入信号的绝对建立时间。在谐波失真不是主要关心的应用中,串联电阻可结合SHA的标称16pF的输入电容选择设置过滤器的3dB截止频率。减少了噪声带宽更好的方法,是同时可建立抗锯齿过滤器实极点,在输入(即：VINA和/或VINB)和模拟地之间添加一些附加的并联电容。因为附加的并联电容与AD9221/AD9223/AD9220的等效输入电容相结合,较低的串联电阻可以选择建立滤波器的截止频率,而不是降低器件的失真性能。并联电容也就像一个水库,淹没或供养所需的附加充电需要保持电容器,CH,进一步减少在运算放大器的输出电流瞬变。应该评估运算放大器驱动AD9221/AD9223AD9220增加电容性负载的影响。当噪声是主要的考虑时的优化性能,增加并联电容将允许输入信号的瞬态响应。增加电容太多可能会影响运算放大器的建立时间,频率响应和失真性能。基准源操作AD9221/AD9223/AD9220包含片上带隙基准源提供引脚改变选项来生成1V或2.5V输出。通过添加两个外部电阻,用户可以生成参考电压1V和2.5V。另一种替代方法是使用一个外部基准设计要求提高准确性和/或漂移性能。见表II的AD9221/AD9223AD9220引脚跨接选项的摘要参考配置。图9显示了一个简化模型的AD9221/AD9223/AD9220内部基准源电压。引脚跨接引用放大器缓冲区1V固定基准源电压。基准源放大器的输出,A1,出现在VREF引脚。VREF引脚上的电压决定了全面输入A/D的跨度。这个输入跨度等于,Full-ScaleInputSpan=2×VREF电压出现在VREF引脚以及内部的状态参考放大器,A1,取决于电压出现在SENSE引脚。逻辑电路包含两个电压比较器,监控在SENSE引脚。最低的比较器设置点(约0.3V)控制开关的位置在A1的反应路径。如果SENSE引脚与REFCOM,开关连接到内部电阻网络,从而提供一个VREF2.5V。如果SENSE引脚与VREF引脚通过短或电阻、开关连接SENSE引脚。短路将提供一个VREF1.0V,外部电阻网络将提供另一种VREF1.0V和2.5V之间的交替选择。另一个比较器控制内部电路,如果SENSE引脚绑接到AVDD将禁用基准源放大器。禁用放大器允许VREF引脚由外部参考电压驱动。AD9221/AD9223/AD9220实际的内部电路使用的参考电压出现在CAPT和CAPB引脚。为正确操作使用内部或外部基准时,必须添加一个电容网络连接到这些引脚。图10显示了建议的去耦网络。这个电容网络执行以下三个功能:(1)随着参考放大器、A2,它提供了一个较低的源阻抗在很大的频率范围来驱动A/D内部电路,(2)提供必要A2的补偿,(3)频带限制来自基准源噪声成分。基准电压的开机时间出现CAP和CAPB之间大约15ms应评估在任何断电的操作模式。A/D的输入跨度可以是动态变化通过改变出现在CAPT和CAPB对称约2.5V平衡差分参考电压(即：电压中心)。改变参考速度超出A2的功能,有必要驱动CAPT和CAPB两个高速,低噪声放大器。在这种情况下,内部放大器(即:A1和A2)必须禁用通过连接SENSE到AVDD和VREF到REFCOM,和删除电容去耦网络。外部电压应用到CAPT和CAPB必须是2.5V+输入跨度/4和2.5V—输入跨度/4,分别输入跨度是2V和5V之间变化。注意,这些采样在流水线A/D期间任何参考过渡都会损坏,应丢弃。表I模拟输入配置摘要表II基准源配置摘要AD9221/AD9223/AD9220高度灵活的输入结构,允许它接口于单端或差分输入接口电路。所示应用所示局部驱动模拟输入和基准源配置,随着信息在输入和引用该数据表的概述,给出单端和差分操作的例子。表一和表二所列参考列表的不同可能的输入和参考配置及其相关数据表中的数据。最优的操作模式,模拟输入范围和相关接口电路将取决于特定的应用的性能要求以及电源选项。例如,直流耦合的单端输入将适合大多数数据采集和成像应用。同时,许多通信的应用需要直流耦合输入正确解调可以利用AD9221/AD9223/AD9220优秀的单端失真的性能。输入跨度应该配置,系统的性能目标和驱动运算放大器的动态余量要求同时满足。另外,差模的操作与变压器耦合输入提供了最正确的THD和SFDR性能在一个宽的频率范围。这种模式的操作应考虑大多数要求基于频谱的应用,允许交流直接耦合(如：如果数字转换)。单端操作要求VINA是ac或dc耦合的输入信号源同时AD9221/AD9223AD9220的VINB可以偏置到适当的电压对应于一个中级代码过渡。注意,信号反相可以很容易通过置换VINA和VINB。AD9221/AD9223AD9220的额定规格具有使用单端电路5V的输入范围和2V以及VINB=2.5V。差分操作要求VINA和VINB同时驱动两个相等的信号是阶段版本的输入信号。禁用差分操作参考放大器如果SENSE绑接到AVDD。禁用放大器允许VREF引脚接入外部基准考电压。实际使用的基准电压AD9221/AD9223AD9220的内部电路出现在CAPT和CAPB两引脚。为正确操作使用内部或外部基准电压时，这些引脚必须添加一个电容网络。图10显示了建议的去耦网络。这个电容网络执行以下三个功能:(1)随着参考放大器、A2提供了一个较低的源阻抗在很大的频率范围来驱动,A/D内部电路，(2)对A2提供必要的赔偿，和(3)频带限制基准源的噪声成份。基准电压的开机时间出现在CAPT和CAPB之间的时间大约15ms，应该评估在任何断电的操作模式。A/D的输入跨度可以是动态变化通过改变平衡差分参考电压出现在CAPT和CAPB侧的对称电压约2.5V(即：电源中间值)。改变参考速度除了A2的功能,有必要驱动CAPT和CAPB两个高速,低噪声放大器。在这种情况下,内部放大器(即:A1和A2)必须禁用通过连接SENSE到AVDD和VREF到REFCOM,和移除电容去耦网络。外部电压应用到CAPT和CAPB侧必须是2.5V+输入跨度/4和2.5V-输入跨度/4,分别输入跨度是2V和5V之间变化。AD9221/9223/AD9220基准电压配置描述（见表II）驱动模拟输入介绍AD9221/AD9223/AD9220高度灵活的输入结构,允许接口与单端或差分输入接口电路。所示的应用局部驱动模拟输入和基准电压配置在输入的信息和基准概述这个数据表,给出单端和差分操作例子。参照表I和表II所列的列表的不同配置及其可能的输入所在数据表中的关联数据。最优的操作模式,模拟输入范围,和相关的接口电路将取决于特定的应用性能要求以及电源选项。例如,一个直流耦合的单端输入适合大多数数据采集和成像应用。同时,许多通信应用需要直流耦合输入正确解调可以利用优秀的单端失真的性能AD9221/AD9223/AD9220。输入跨度应该配置,系统的性能目标和驱动运算放大器的净空要求同时满足。另外,差模的操作与变压器耦合输入在一个宽的频率范围提供了最正确的THD和SFDR性能。这种模式的操作应考虑大多数要求基于频谱的应用,允许交流耦合(即：直接IF/数字转换)。单端操作要求VINA是ac-或dc-耦合到输入信号源同时AD9221/AD9223AD9220的VINB可以偏置到适当的电压对应于一个中刻度代码过渡。注意，信号反相可能很容易通过通过VINA和VINB置换。的额定规格AD9221/AD9223AD9220的额定技术参数具有使用单端电路5V的输入范围和2V以及VINB=2.5V。差分操作要求VINA和VINB同时驱动两个相等的输入信号的相位的进出信号。AD9221/AD9223AD9220差分操作提供了以下好处：(1)信号波动较小,因此线性需求放在输入信号源可能更容易实现，(2)信号波动较小,因此可以允许使用的放大器可能受到空间的限制，(3)差分操作使偶次谐波到达最小化产品,和(4)差分操作提供了基于器件的共模抑制噪声免疫力。图11显示了这三个器件的共模抑制。作为最典型的CMOS器件,超过了供电限制将在内部寄生二极管,导致器件内部瞬态电流。图12显示了一个ac或dc耦合单端输入的两个系列电阻和两个二极管一个简单的钳位电路。一个可选的电容器显示ac耦合的应用。注意，一个更大的串联电阻器可以用来限制故障电流通过D1和D2但应该评估因为它可以导致整体性能退化。类似的钳位电路也可用于每个输入差分输入信号是否被应用。单端模式运行AD9221/AD9223/AD9220单端可以配置操作使用直流或交流耦合。在这两种情况下，输入A/D的必须是一个运算放大器这不会降低A/D的性能。因为A/D从单电源运行，这将是必要电平偏移地面双信号符合它的输入要求。直流和交流耦合提供这种必要的功能，但每种方法的结果在不同的接口问题会影响系统的设计和性能。DC耦合和接口问题许多应用需要模拟输入信号直流耦合到AD9221/AD9223/AD9220。运算放大器可以配置为重新调节和电平变化的输入信号,以便它兼容的选择A/D的输入范围。输入范围应该选择根据A/D的系统性能目标以及模拟电源的可用性,因为这将对运算放大器的选择某些约束。许多新的高性能放大器指定为唯一±5V电源运行和输入/输出摆幅能力有限。因此，AD9221/AD9223AD9220所选的输入范围应该敏感净空要求特定的运算放大器，以防止截幅的信号。同时，由于双电源放大器的输出摆幅可以低于-0.3V，钳位它的输出应考虑在某些特定应用。在某些应用中,这可能有利于使用运算放大器本身指定的单电源5V运行,因为它将限制它的输出摆幅在电源电压轨内。对于AD8041、AD8011AD817这样的放大器是为此目的而采用。AD8041等轨到轨输出放大器允许AD9221/AD9223AD9220配置对于较大输入跨度,从而改善噪声性能。如果在应用中需要输入跨度最大的(即：0V到5V)的AD9221/AD9223/AD9220,运算放大器将需要更高的供电电压来驱动它。各种高速放大器运算放大器的选择指南的数据表可以选择适应各种不同的供电电压选项。再一次强调，这些应用中应该考虑钳位放大器的输出摆幅。两个直流耦合运算放大器电路使用同相和反相输出拓扑在下面讨论。虽然没有显示,同相、反相拓扑可以很容易地通过分别使用Sallen-Key或多重反应拓扑结构配置的抗锯齿滤波器。附加的电阻-电容网络之间可以插入运算放大器的输出和AD9221/AD9223AD9220输入提供一个真实极点。简单运放缓冲在最简单的情况下,输入信号到AD9221/AD9223AD9220按照选定的输入范围已经偏置电平。它只是对A/D的引脚VINA和VINB的模拟输入提供了所必需的充分的低阻抗。图13显示了为单端驱动使用运算放大器的推荐配置。在这种情况下,同相运算放大器为单位增益配置驱动VINA引脚。内部基准源驱动VINB引脚。注意,附加串联一个电阻器30Ω-50Ω相连。VINA和VINB将在几乎所有情况下是有益的。参照模拟输入运行局部讨论电阻的选择。图13显示了正确的连接为0V5V的输入范围。替代单端输入范围0V2×VREF也可以用适当的配置来实现VREF(请参阅使用内部引用局部)。运放采用直流电平偏置图14显示了运算放大器采用直流耦合电平转移电路，A1，求和输入信号所需的直流偏移量。配置反相模式的运算放大器和电阻的值结果增益为-1交流信号放大器。如果信号反相是不符合需要的，VINA和VINB互换连接重建原始信号极性。直流电压在VREF上设置AD9221/AD9223/AD9220

为共模电压。例如,当VREF=2.5V，运算放大器输出电平也将围绕2.5V。使用比例匹配,薄膜电阻网络将增益和偏移误差最小化。另外，可选一个上拉电阻RP可以用来减少在VREF上的输出负载±1mA。AC耦合和接口问题交流耦合是适宜的,应用的运算放大器的输出AD9221/AD9223AD9220通过耦合电容器可以很容易地转移到共模电压电平,VCM。这允许运算放大器的共模的优点电平对称偏移到电源中点电平(例如,(VCC+VEE)/2)。对称工作的放大器对其电源通常提供最好的交流性能以及最大的输入/输出。因此,各种高速/性能放大器仅限于+5V/-5V工作和/或指定为5V单电源工作，这些都可很容易地为AD9221/AD9223/AD9220配置为5V或2V的输入跨度。当A/D时配置为2V输入跨度和共模电压2.5V时最好的交流失真性能是可实现的。注意，差动变压器耦合，这是另一种形式的交流耦合,应该考虑最正确交流性能。简单的AC接口图15显示了一个ac-耦合,单端配置的典型例子。双极性偏压的变化,地到基准的输入信号大约为VREF。C1和C2的值将取决于电阻R的大小,电容器,C1和C2,通常是0.1μF陶瓷电容和10μF钽电容并联实现低截止频率，同时，在宽的频率范围内保持一个低阻抗。电容和电阻的组合形成一个高通滤波器和高通-3dB频率方程决定的，低阻抗VREF电压源偏置VINB输入和提供偏置电压的输入。图15显示了VREF配置为2.5V;因此,A/D的输入范围为0V-5V。其他输入范围可以选择通过改变VREF,但A/D的失图15AC耦合输入真性能降低略作为输入共模电压偏离2.5V的最正确水平。供选择的AC接口图16显示了一个灵活的AC耦合电路,可以配置不同的输入范围。由于VINA和VINB

共模电压比独立偏置于VREF的中心电源电压,VREF引脚锁定或重新配置来实现输入2V和5Vpp之间的跨度。AD9221/AD9223/AD9220的共模抑制比以及对称耦合电阻-电容网络将消除电源变化和噪声。电阻R建立共模电压。他们可能有一个高值(如：5kΩ),以减少功耗建立低截止频率。电容C1和C2,通常0.1μF陶瓷和10μF钽电容器并联来实现低截止频率，同时，在宽频率范围维持一个低阻抗频率范围宽。RS隔离缓冲放大器从A/D输入。当VINA和VINB通过无韵律驱动网络时实现最优性能。f-3dB点可以近似方程，运算放大器选择指南AD9221/AD9223/AD9220运算放大器的选择高度依赖于特定的应用。一般来说，性能任何给定的应用都需求的特点时域或频域参数。在这两种情况下,应用时应该仔细选择运算放大器,同时保存A/D的性能。这个任务变得富有挑战性，认为要应该仔细考虑AD9221/AD9223/AD9220的高性能能力加上其他无关的系统级功耗和本钱等要求。能够选择最优运算放大器可能进一步复杂化有限电源可用性和/或有限的可接受供给所需的运算放大器。新的、高性能放大器通常有输入和输出范围限制依照他们的低电压供电。因此,一些放大器允许更适宜在交流耦合系统应用。当需要直流耦合时,放大器没有空间限制,应考虑轨到轨放大器或可以使用更高的供电电压。下面将介绍当前模拟器件公司的一些运算放大器。系统设计师总是鼓励联系工厂或当地销售办事处在模拟器件上更新的最新放大器产品。高端运算放大器区域,他们可能会限制AD9221的性能/AD9223AD9220也包括在内。AD817: 单位增益50MHz,建立时间70ns0.01%,电源电压+5V到±15V最正确应用：采样速率<7MSPS,低噪声，5VP-P输入范围限制：THD大于100kHzAD826: AD817的双版本,最正确应用：差分/或低阻抗输入驱动，低噪声限制：THD大于100kHzAD818: 130MHz,@G=+2BW,建立时间80ns0.01%,电源电压+5V到±15V最正确应用：采样速率<7MSPS,低噪声，5VP-P输入范围,增益:≥+2限制：THD大于100kHzAD828: AD818的双版本,最正确应用：差分/或低阻抗输入驱动，低噪声，增益:≥+2限制：THD大于100kHzAD812： 双运放，145MHz,单位增益,单电源电流反应，+5V到±15V电源最正确应用：差分/或低阻抗输入驱动，采样速率<7MSPS限制：THD大于1MHzAD8011: f-3d B=300MHz,+5V到±5V电源，电流反应最正确应用：单电源，AC-DC耦合，良好AC参数，低噪声，低功耗5mW限制：THD大于5MHz,可用输入/输出范围AD8013: 3组，f-3d B=230MHz,+5V到±5V电源，电流反应，禁用功能最正确应用：3:1混合器，AC-DC耦合，良好AC参数限制：THD大于5MHz,输入范围AD9631: 单位增益220MHz,建立时间16ns0.01%，±5V电源最正确应用：良好AC参数，低噪声，AC耦合限制：THD大于5MHz,可用输入范围AD8047: 单位增益130MHz,建立时间30ns0.01%，±5V电源最正确应用：良好AC参数，低噪声，AC耦合限制：THD大于5MHz,可用输入范围AD8041: 轨到轨，单位增益160MHz,建立时间55ns0.01%，5V电源，26mW最正确应用：低功耗，单电源系统，DC耦合，大输入范围限制：噪声支持2V输入范围AD8042: 双AD8041最正确应用：差分/或低阻抗输入驱动限制：噪声支持2V输入范围差分模式运行由于并不是所有的应用有一个先决条件信号对差分运行,通常需要执行单端到差分转换。在系统中不需要DC耦合,一个射频与中心抽头变压器是最好的方法来生成AD9221/AD9223/AD9220差动输入。它提供了所有的好处是A/D在差模运行中没有额外的奉献噪音或失真。射频变压器的好处是也提供信号源和A/D之间的电气隔离。注意，尽管单端到差分运算放大器拓扑将允许直流耦合的输入信号，当AD9221/AD9223AD9220的直流单端模式运行奈奎斯特频率(即：fIN<fS/2)比照THD性能上实现已无显著改善。另外,所需的额外运算放大器拓扑中往往会增加总系统噪声,功耗和本钱。因此,建议对于大多数应用单端模式操作要求直流耦合。AD9221/AD9223/AD9220在使用变压器差动模式下运行THD和SFDR实现表现戏剧性的改善。图17显示了每一个a/D的THD相对差动变压器耦合电路相对输入频率的曲线,图18显示了SFDR相对输入频率的曲线。两个图形展示差模的频谱性能增强的运行。差分和单端模式之间的性能增强是最值得注意的频率作为输入方法和超越了奈奎斯特频率(即：fIN<fS/2)对应于特定的A/D。图表也有助于确定适当的A/D直接如果转换或欠采样应用。参照模拟器件应用说明AN-301和AN-302信息讨论欠采样。应该选择符合或超过的A/D失真性能要求测量所需的频率通带。例如，AD9220在扩展频率范围内到达最正确的失真性能由于其功率带宽更大,因此，将是一个最好的选择如果欠采样为21.4MHz。请参考这个数据表的应用局部更详细的信息和这个特定应用的特性。图19显示了建议使用变压器的示意图电路。电路使用微型-电路射频变压器、模型#T4-6T,阻抗比的4(匝比2)。原理假设信号源有50Ω源阻抗。1:4阻抗比要求200Ω二次终止传输和电压驻波比的最正确功率传输。变压器的中心抽头提供了一个方便的手段的电平转移所需的共模输入信号电压。可以实现最优性能的中心抽头到AD9221/AD9223/AD9220的CML

,这是共模的偏移电平的内部采保（SHA）。变压器与其他匝比也可以选择优化一个给定的应用性能。例如,给定输入信号源或放大器可以实现变压器性能的改善,降低了输出功率和信号波动。因此,选择一个变压器高阻抗比例(如：微电路T16-6T1:16阻抗比)有效“步骤〞信号电平,因此进一步降低信号源的驱动求。参照图19、串联电阻RS,并联电容器CS和变压器的二次绕组之间插入AD9221/AD9223/AD9220。33Ω的值和15pF选择专门优化A/D的THD和SNR性能。RS和CS帮助提供一些隔离从A/D输入瞬态反射回来到主变压器。AD9221/AD9223/AD9220通过设置内部基准(见表II)可以很容易地配置为2Vpp输入跨度或5.0Vpp输入跨度。其他输入跨度根据如图23所示的数据表可以用两个外部增益设置电阻来设置。图20展示了AD9220两跨度实现高线性度和SFDR宽范围振幅要求在苛刻通信所需的应用。与AD9221和AD9223类似的性能实现相应的奈奎斯特频率。图20也显示了一个值得注意AD92202Vpp和5Vpp输入跨度的选择SFDR和SNR性能之间的差异。首先,由于5.0Vpp输入跨度增加动态范围，信噪比性能提高2Db。第二,AD9220的SFDR性能将改善为输入信号低于大约-6.0dBFS。3dB到5dB改善通常实现为输入信号电平在-6.0dBFS和-36dBFS之间。这个改善SNR和SFDR在5.0Vpp跨度对通信系统是有利的,可以追加保证或动态余量使ADC限幅最小化。基准源配置本节相关的数据在内部和外部基准源操作不显示推荐匹配VINA和VINB的串联电阻器为目的的简单性。请参阅模拟输入驱动,该介绍局部讨论这个话题。此外,该图表不显示相关的解耦网络关联的CAPT和CAPB两引脚。请参照基准操作局部讨论的内部参考电路和建议的解耦网络如图10所示。使用内部基准源单端输入用0到2×VREF范围图21显示了如何连接AD9221/AD9223/AD9220为0到2V或0到5V的输入范围通过跳线连接SENSE引脚。一个中间输入范围的0到2×VREF即可建立使用电阻器可编程配置在图23和连接VREF到VINB。在这两种情况下,共模电压和输入跨度直接依赖于VREF的电压值。更具体地说,共模电压等于VREF同时输入跨度等于2×VREF。因此,有效输入范围扩展从0到2×VREF。当VINA≤0V时,数字输出将是000（十六进制）;当VINA≥2×VREF,数字输出将是FFF（十六进制）。直接短路VREF到SENSE引脚的地方内部参考放大器在单位增益模式和结果VREF输出1V。因此,有效输入范围是0V到2V。然而,直接短路SENSE到REFCOM引脚配置内部参考放大器增益为2.5，结果VREF输出为2.5V。因此,有效的输入范围成为0到5V。VREF引脚应该通过10μF钽电容器并联低电感量0.1μF陶瓷电容器绕接到REFCOM引脚。单端或差分输入，VCM=2.5V图22显示了单端配置给出最好的动态性能(SINADSFDR)。优化动态技术参数,中心共模电压的模拟输入约2.5V通过连接VINB2.5V低阻抗源。如上所述,直接短路VREF引脚到SENSE引脚结果是1V基准电压和2Vp-p输入跨度。输入信号的有效范围是1.5V至3.5V。VREF引脚应该通过连接10μF钽电容和并联低电感量的0.1μF陶瓷电容器绕接到REFCOM引脚。这个引用配置也可以用于差分输入VINA和VINB通过一个变压器驱动如图19所示。在这种情况下,共模电压、VCM、通过连接变压器的中心抽头设置在电源电压中点AD9221/AD9223/AD9220的CML。SENSE通过分别连接VREF或REFCOM，VREF可以配置为1V或2.5V。注意,有效输入范围为每个差分输入是单端输入的一半从而成为VCM-VREF/2到VCM+VREF/2。电阻器可编程基准图23显示如何生成引用的一个例子除了1V或电压2.5V外加两个外部电阻和旁路电容器。使用方程式为，VREF=1V×(1+R1/R2)为R1和R2确定适当的值。这些电阻应该是2kΩ到100kΩ范围。如图所列，R1等于2.5kΩ和R2等于5kΩ。从上面方程可知VREF引脚的基准电压为1.5V。这设置输入跨度3Vpp。确保稳定,放置一个0.1μF陶瓷电容器并联R1。共模电压可以设置为VREF通过连接VINB到VREF提供一个0到2×VREF的输入跨度。或者，共模电压可以设置到VREF通过连接VINB到2.5V低阻抗源。如下图,VINA的有效输入单一的范围是1V-4V，因为VINB设置为外部低阻抗2.5V电压源。VREF引脚应该通过10μF钽电容并联低电感量0.1μF陶瓷电容器绕接到REFCOM引脚。使用外部基准源使用外部基准可以提高AD9221/AD9223/AD9220直流性能来改善漂移和精度。图24到26展示如何使用外部基准连接A/D的例如。表III是一个适宜模拟器件基准电压的列表。使用一个外部基准,用户必须禁用的内部基准放大器和驱动VREF引脚。连接SENSE引脚到AVDD禁用内部基准放大器。AD9221/AD9223/AD9220包含一个内部基准缓冲器A2(参见图9)，简化了外部基准的驱动需求。外部基准必须能够驱动≈5kΩ(±20%)负载。注意基准缓冲器的带宽是成心取小使基准源噪声呈现最小化。因此,它是不可能改变基准电压迅速消除在这种模式下没有CAPT/CAPB解耦网络。可变输入跨度VCM=2.5V图24显示了AD9221/AD9223/AD9220配置中心电压在2.5V输入为2×VREF的列子。外部基准电压2.5V驱动VINB引脚,因此设置共模电压为2.5V。一个输入跨度可以由R1和R2组成的独立设定的分压器，产生VREF信号。A1缓冲电阻网络电压和驱动VREF。根据精度要求选择运算放大器。至关重要的是，基准源输出要连接至少10μF电容器并联0.1μF低电感陶瓷电容器的解耦网络到接地点。单端输入0到2×VREF范围图25显示了一个外部基准连接VINB和VREF的示列。在这种情况下,共模电压和输入跨度直接依赖VREF的电压值。更具体地说,共模电压等于VREF而输入跨度等于2×VREF。因此，有效输入范围从0到2×VREF。例如，如果REF–191,选择外部基准2.048，有效

输入范围从0到4.096V。在这种情况下，AD9221/AD9223AD9220的1LSB对应1mV。至关重要的是，基准输出至少连接10μF电容器并联0.1μF低电感陶瓷电容器到模拟地。低价格/功耗基准源图26所示的外部基准电路使用一个低本钱的1.225V的外部基准（即：AD580或AD1580)以及一个运算放大器和晶体管。2n2222晶体管结合1/2运放OP282提供一个非常低的阻抗连接VINB。选择的运算放大器不需要高速运算放大器，可以基于本钱、功耗,精度方面选择。数字输入和输出数字输出AD9221/AD9223/AD9220输出数据是在全部输入范围内是真实直接二进制数。表IV显示输出数据格式为各种输入范围无论选择的输入范围。两个互补的输出数据格式可以通过反相MSB创立。输出范围（OTR）当模拟输入电压超出范围条件存在就超出了转换器的输入范围。OTR是一个更新的数字输出以及数据输出对应于特定的采样模拟输入电压。因此，OTR具有相同的管线延迟(延迟)作为数字数据。当模拟输入电压在模拟输入范围内时OTR是LOW(低）。当模拟输入电压超过输入它是高如图27所示。OTR直到仍将居高不下模拟输入返回输入范围内,另一个转换就完成了。OTR和MSB通过逻辑进行“与〞操作和补足,超量程的高或低量程低条件的逻辑OTR和MSB进行“与〞操和补足,超量程的高或低量程低的条件下就可以被检测到。表V是超量程/低量程的真值表电路在图28中,使用NAND门。系统要求可编程增益调节的AD9221/AD9223/AD9220输入信号可以立即检测到一个超出范围条件,从而消除增益选择迭代。此外,OTR可用于数字偏移和增益校准。数字输出驱动考虑（DVDD）AD9221,AD9223AD9220输出驱动配置接口5V或3.3V逻辑家族通过设置DVDD分别为5V或3.3V。AD9221/AD9223/AD9220输出驱动程序提供足够的输出大小电流来驱动各种逻辑的家族。然而,大驱动电流供电,可能往往会导致故障影响SINAD性能。应用中要求AD9221/AD9223AD9220开大电容负载或大型分列可能需要额外的DVDD去耦电容。在极端情况下，可能需要外部缓冲或锁存。时钟输入和重点事项AD9221/AD9223/AD9220内部定时使用两个边缘的时钟输入来生成各种内部的时基信号。时钟输入必须到达或超过最低脉冲宽度指定上下(tCH和tCL)参数，对于给定定义的A/D转换技术参数要满足额定的性能参数。例如,时钟输入AD9220操作10MSPS可能有占空比周期45%至55%来满足这个时间，指定的tCH和tCL是45ns要求。时钟频率低于10MSPS,工作周期在某种程度上可能偏离这一范围,tCH和tCL都满意。所有的高速高分辨率/Ds敏感时钟输入de质量。信噪比(SNR)在给定满刻度输入频率（fIN)退化是由于窗口抖动(tA)计算以下方程:SNR=20log10【1/2πfINtA】在方程中,均方根窗口抖动tA,代表了所有窗口抖动源的均方根和的平方,其中包括时钟输入、模拟输入信号和A/D窗口抖动技术参数。例如,如果一个5MHz满幅正弦波由a/D采样总均方根抖动15ps，A/D的信噪比(SNR)性能将被限制在66.5分贝。在欠采样应用中对抖动特别敏感。时钟输入应该被视为模拟信号在窗口抖动的情况下可能会影响AD9221/AD9223/AD9220的动态范围。因此,对时钟驱动供电应该和A/D输出驱动供电隔离防止时钟信号与数字噪音调制。低时基误差晶体控制振荡器做出最好的时钟源。如果时钟采用另一种类型的源生成(通过门控、分频或其他方法)，在最后一步应该调整原时钟时间。AD9221/AD9223AD9220大多数的功耗来自模拟电源。然而,较低的时钟速度将略会减少数字电流。图29显示了每一个A/D功耗和时钟频率之间的关系。接地和退耦模拟和数字接地在任何高速、高分辨率系统适当的接地是必要的。采用多层印刷电路板(PCBS)中推荐提供最正确的接地和电源方案。接地层和电源层的使用提供了独特的优势:环路区域环绕通过一个信号和它的返回路径到达最小化。接地和电源的路径的阻抗最小化。由电源层、PCB绝缘和接地层形成固有的分布电容。这些特点可以减少电磁干扰(EMI)和全面改善的性能。防止噪声耦合在输入信号上对设计布局是很重要的。数字信号不应该并行与输入信号轨迹，应该远离输入电路。而AD9221/AD9223AD9220的特点有单独的模拟和数字接地引脚，当它应该被视为一个模拟组件。AD9221/AD9223/AD9220的AVSS和DVSS引脚必须连接在一起。在A/D下面坚实的接地层是可以接受的,如果电源层和接地回路电流进行仔细管理。另外,在A/D下的接地层可能包含锯齿状引导电流的使用在可预测的方向之间的交叉耦合模拟和数字是不可防止的。AD9221/AD9223/AD9220/EB接地层布局,如图39所示,描述了的锯齿状类型的安排。模拟和数字接地在A/D下通过跳线实现。

模拟和数字电源退耦AD9221/AD9223/AD9220特点是独立的模拟和数字供电及接地引脚,帮助减少数字腐败敏感的模拟信号。一般来说,模拟供电AVDD，应该到AVSS退耦,模拟公共点,尽可能靠近芯片的物理位置。图30显示了模拟电源提供建议的退耦;0.1μF瓷片电容器应提供在宽频率范围充分的低阻抗。注意，AVDD和AVSS引脚上共存AD9221/AD9223AD9220简化解耦电容的布局,提供最短的PCB走线的长度。AD9221/AD9223/AD9220/EB电源层布局，如图40所示描绘了一个典型的安排使用多层PCB。AD9221/AD9223/AD9220的CML是一个内部模拟偏置点仅供内部使用。这个引脚必须连接至少0.1μF电容器退耦如图31所示。CML的直流电平大约是AVDD/2。如果要用于任何外部偏置这个电压