《电工电子技术及应用》课件 情境5 数字控制电路的设计及组装调试

情境5数字控制电路的设计及组装调试2025/1/14情境1直流电路的等效变换及测试1电工电子技术及应用学习情境五数字控制电路的设计及组装调试参考学时12h工作情境描述

通过本情境的学习，使学生掌握数字电路基础知识，能利用仪器测试数字集成电路；能够按照要求设计、分析简单控制电路；能够按照电路图组装、调试数字电路。学习任务1、集成门电路的逻辑功能测试；

2、简单组合逻辑电路（加法器、比较器、表决电路等）的设计及组装调试；

3、集成触发器功能测试；

4、4人抢答器电路设计及组装调试。

学习情境五介绍学习目标1、知识目标：

●会进行数制转换；

●能说出各种基本门电路的逻辑功能；

●会用四种方法描述基本逻辑关系；

●能说出各种触发器的逻辑功能；

●能说出组合逻辑电路设计和分析的目的及步骤。

2、能力目标：

●能利用仪器测试数字集成电路；

●能够按照要求设计简单控制电路；

●能对数字电路进行分析；

●能够按照电路图组装、调试数字电路。

学习情境五介绍

情境5数字控制电路的设计及组装调试任务5-1集成门电路的逻辑功能测试2025/1/14情境1直流电路的等效变换及测试4电工电子技术及应用学习目标能力目标1、能运用基本门电路解决实际问题。知识目标1、能说出基本门电路的逻辑功能；

2、会用四种方法描述基本逻辑关系。态度目标1、培养学生探索知识的精神；

2、培养学生动手、动脑的习惯。任务5-1集成门电路的逻辑功能测试学习重点1、基本门电路的四种描述方法及应用；学习难点1、基本门电路的电路实现及应用。任务5-1：集成门电路逻辑功能测试任务引入1、模拟信号与数字信号的区别：

诸如温度、压力、速度、声音等量的转换信号，数值上具有随时间连续变化的特点，习惯上人们把这类信号称为模拟信号。tu0

对模拟信号接收、处理和传递的电子电路称模拟电路。如放大电路、滤波器、信号发生器等。模拟电路是实现模拟信号的产生、放大、处理、控制等功能的电路，模拟电路注重的是电路输出、输入信号间的大小和相位关系。任务引入1、模拟信号与数字信号的区别：

在两个稳定状态之间作阶跃式变化的信号称为数字信号，数字信号在时间上和数值上都是离散的。例如生产线中的产品，只能在一些离散的瞬间完成，而且产品的个数也只能逐个增减，它们的转换信号就是数字信号。tu05V2、数字电路的概念：

处理数字信号的电路称为数字电路。日常生活中我们会遇到很多结果完全对立而又相互依存的事件，如开关的通断、电位的高低、灯的亮灭、信号的有无、工作和休息等，显然这些都可以表示为二值变量的“逻辑”关系。

事件发生的条件与结果之间应遵循的规律称为逻辑。一般来讲，事件的发生条件与产生的结果均为有限个状态，每一个和结果有关的条件都有满足或不满足的可能，在逻辑中可以用“1”或“0”表示。显然，逻辑关系中的1和0并不是体现的数值大小，而是体现的某种逻辑状态。

如果我们在逻辑关系中用“1”表示高电平，“0”表示低电平，就是正逻辑；如果用“1”表示低电平，“0”表示高电平则为负逻辑。本教材不加特殊说明均采用正逻辑。

3、数字电路的优点

数字电路的工作信号是二进制信息。因此，其优点明显：

1、对组成电路元器件的精度要求不高，只要能够可靠区分0和1两种状态即可，所以数字电路设计方便。

2、对数字电路而言，干扰往往只影响脉冲的幅度，在一定范围内不会混淆0和1两个数字信息，因此抗干扰能力强。

3、数字电路的模块化开放性结构使其功率损耗低。数字电路广泛应用于计算机、自动控制系统、电子测量仪器仪表、电视、雷达、通信及航空航天等各个领域。一、脉冲信号数字信号通常以脉冲的形式出现，矩形波和尖顶波用的比较多。

电路中没有脉冲信号时的状态称为静态，静态时的电压值可以为正、负或等于零。脉冲出现后电压幅度大于静态电压值为正脉冲，电压幅度小于静态电压值为负脉冲，对于正脉冲，脉冲前沿是上升沿，脉冲后沿是下降沿。因为矩形波脉冲电路只有高、低电平两种信号状态，所以在分析数字电路时只要用1、0两个数码就可分别代表脉冲的两种状态，数字电路对脉冲信号的电压幅度值要求不严格，因而抗干扰能力较强，准确度较高。图5-1-2理想矩形波和尖顶波

数字电路中用到的主要元件是开关元件，如二极管、双极型三极管和单极型MOS管等。S3V0VS3V0VRDRR导通截止相当于开关闭合相当于开关断开二极管的开关作用二极管正向导通时，管子的电阻近似为零，可视为接通的电子开关；二极管反向阻断时，管子电阻近似无穷大，可看作是断开的电子开关。二、开关元件1、二极管的开关作用3V0VuO

0uO

UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V饱和截止相当于开关闭合相当于开关断开2、三极管的开关作用二、开关元件

数字电路正是利用了二极管、三极管和MOS管的上述开关特性进行工作，从而实现了各种逻辑关系。显然，由这些晶体管子构成的开关元件上只有通、断两种状态，若把“通”态用数字“1”表示，把“断”态用数字“0”表示时，则这些开关元件仅有“0”和“1”两种取值，这种二值变量也称为逻辑变量，因此，由开关元件构成的数字电路又称之为逻辑电路。1.晶体管用于模拟电路时工作在哪个区？若用于数字电路时，又工作于什么区？2.为什么在晶体管用于数字电路时可等效为一个电子开关？晶体管用于数字电路时，工作在饱和区或截止区；用于模拟电路时，应工作在放大区。

根据晶体管的开关特性，工作在饱和区时，其电阻相当为零，可视为电子开关被接通；工作在截止区时，其电阻无穷大，可视为电子开关被断开。学习与讨论二、开关元件

由晶体管开关元件构成的逻辑电路，工作时的状态像门一样按照一定的条件和规律打开或关闭，所以也被称为门电路。门开——电路接通；门关——电路断开。何谓与门电路？

逻辑门电路是数字电路中最基本的逻辑元件。

显然我们所说的逻辑门实际上就是前面讲到的电子开关，这种电子开关能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。

基本逻辑关系有“与”、“或”、“非”三种，下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。三、基本逻辑关系

思考：灯F与开关A、B的关系？1、“与”逻辑关系的概念及描述方法：+－USR0AB“与”逻辑电路F（一）与逻辑

只有当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做“与”逻辑，也称为逻辑乘。+－USR0AB“与”逻辑电路F（一）与逻辑1、“与”逻辑关系的概念及描述方法：

逻辑表达式中符号“

·

”表示逻辑“与”(或逻辑“乘”)，在不发生混淆时，此符号可略写。F=A·B这种关系可用逻辑函数式表示为：1、“与”逻辑关系的概念及描述方法：（一）与逻辑F=A·B这种关系可用逻辑函数式表示为：

A、B两个开关是电路的输入变量，是逻辑关系中的条件，灯F是输出变量，是逻辑关系中的结果。设定：开关AB的状态：1-闭合；0-断开灯F的状态：1-亮；0-灭1、“与”逻辑关系的概念及描述方法：“与”门逻辑电路图符号F

&AB1、“与”逻辑关系的概念及描述方法：（一）与逻辑ABF000010100111真值表：

设定：开关AB的状态：1-闭合；0-断开灯F的状态：1-亮；0-灭1、“与”逻辑关系的概念及描述方法：ABF000010100111

观察“与”逻辑真值表，可以把输入与输出一一对应的关系总结为“有0出0，全1出1”，这就是“与”逻辑实现的功能。真值表：1、“与”逻辑关系的概念及描述方法：练习：

完成以下真值表ABCF00000010010001101000101011001111思考：与门电路的应用？F

&AB如：设计走廊灯的自动控制电路？2.“与”门电路的应用（一）与逻辑3V“与”门电路①输入中只要有一个为低电平0时，该低电平二极管就会迅速导通，输出F将被钳位至低电平0；其余为高电平的输入端，其端子上串接的二极管呈截止态。②输入全部为高电平3V时，输入端上串接的二极管同时导通，输出F被钳位在高电平“1”。“与”门逻辑电路图符号F

&AB注意：分析过程中与门电路输入端上串接的二极管，都是按理想二极管处理的，即导通后管压降为0V(实际硅管0.7V，锗管0.3V)。0VD1AD2BRF0V3V反偏截止！0V3V3V3.“与”门电路的实现（一）与逻辑3V

一个“与”门的输入端至少为两个，输出端只有一个。F

&ABF

&ABCD1AD2BRF0V3V3V3V3V3.“与”门电路的实现（一）与逻辑F

&ABC（一）与逻辑如：C=0，F=?

C=1，F=?

C=0，F=0

C=1，F=AB观察C端的控制功能：思考：其它端子呢？1、2、3、

学习小结：（一）与逻辑1、画出与逻辑门电路电路图，写表达式及真值表。2、预习“或”逻辑门电路相关知识。

作业1.“或”逻辑关系的概念及描述方法（二）或逻辑

思考：灯F与开关A、B的关系？+－USR0FAB

A、B两个开关是电路的输入变量，是逻辑关系中的条件，灯F是输出变量，是逻辑关系中的结果。显然灯亮的条件是A和B只要一个闭合，灯就会亮，全部不闭合时灯不会亮。+－USR0“或”逻辑电路FAB1.“或”逻辑关系的概念及描述方法（二）或逻辑

当决定某事件的全部条件都不具备时，结果不会发生，但只要一个条件具备，结果就会发生，这种因果关系叫做“或”逻辑，也称为逻辑加。F=A+B+－USR0FAB“或”门逻辑电路图符号F

≥1AB1.“或”逻辑关系的概念及描述方法（二）或逻辑用逻辑函数式表示这种关系：式中“+

”表示逻辑“或”(或逻辑“加”)，运算符级别比与低。

“或”逻辑中输入与输出一一对应的关系，不但可用逻辑加公式F=A+B+C表示，也可以用真值表表达为：ABCF00000011010101111001101111011111

观察“或”逻辑真值表，可以把输入与输出的一一对应关系总结为“有1出1，全0出0”。F=A+B“或”门逻辑电路图符号F

≥1AB2.或门电路的应用如：自动关窗控制？下雨、刮大风。3.或门电路的控制功能如：C=0，F=?

C=1，F=?F

≥1ABC

C=0，F=A+B

C=1，F=1观察C端的控制功能：思考：其它端子呢？D1AD2B－UCCRF“或”门电路①输入中只要有一个为高电平3V时，串接其上的二极管则迅速导通，输出F将被钳位到高电平1；其余为低电平的输入端，其端子上串接的二极管呈截止态。②输入全部为低电平0时，输入端上串接的二极管同时导通，输出F被钳位在低电平“0”。“或”门逻辑电路图符号F

≥1AB注意：所有管子都是按照理想二极管处理的。注意电路中二极管的极性画法和与门电路的区别。3V0V3V反偏截止！0V0V0V4.或门电路的实现1、2、3、

学习小结：1、画出或逻辑门电路电路图，写表达式及真值表。

作业1.“非”逻辑关系的概念及描述方法+－USR0“非”逻辑电路FA(三)非逻辑

思考：灯F与开关A的关系？

当某事件相关条件不具备时，结果必然发生；但条件具备时，结果不会发生，这种因果关系叫做“非”逻辑，也称为逻辑非。

变量头上的横杠“－

”表示逻辑“非”，0非是1；1非是0。+－USR0“非”逻辑电路F开关A是电路的输入变量，是事件的条件，灯F是输出变量，是事件的结果。条件不具备时开关A断开，电源和灯构成通路，灯F点亮。A

条件具备时开关A闭合，电源被开关短路，电灯不会亮。这种关系用逻辑函数式表示为：F=A1.“非”逻辑关系的概念及描述方法(三)非逻辑“非”门逻辑路图符号F

1A非符号逻辑“非”的真值表AF0110可见非门功能为：见0出1，见1出01.“非”逻辑关系的概念及描述方法(三)非逻辑TRC－UBB+UCCRB1RB2AF“非”门电路

输入变量A为高电平3V时，三极管饱和导通，ICRC≈+UCC，因此输出F为低电平0.3V；

当输入变量A为低电平0V时，三极管截止，输出F≈+UCC，显然为高电平+UCC。3V0.3V饱和导通0V+UCC截止不通

由图可看出，一个“非”门的输入端只有一个，输出端也只有一个。2.非门电路的实现(四)复合逻辑门电路

为提高二极管和晶体管的应用范围，常把与门、或门和非门按照一定形式组合起来，构成各种复合门电路。1.“与非”门、“与非”门显然，与非门电路的逻辑功能为：有0出1；全1出0与非门真值表F

&AB

1F一个与门和一个非门构成与非门与门非门F

&AB与非门的逻辑电路图符号BAF001101011110与非门的逻辑函数式为显然，或非门电路的逻辑功能为：有1出0；全0出1或非门真值表F

≥1AB

1F一个或门和一个非门构成或非门或门非门F

≥1AB或非门的逻辑电路图符号BAF001100010110或非门的逻辑函数式为：1.“与非”门、“或非”门2.“与或非”门逻辑功能：与门中只要有1个输出为1，F即为0；两个与门输出均为0时，F全为1。F1

& AB两个与门、一个或门和一个非门构成与或非门与门非门与或非门的逻辑电路图符号F2

& CD与门或门

& ABF

≥1

& CDF3

≥1

1F或非门的逻辑函数式为：3.“异或”门F

=1AB异或门图符号

异或门是一个只有两输入、一输出的逻辑门电路。

由异或门真值表可看出，其逻辑功能可描述为：相同出0，相异出1。异或门真值表BAF000101011110异或门逻辑式4.“同或”门F

=1AB同或门图符号

显然，同或门是异或门的非。其逻辑功能：相同出1，相异出0。同或门真值表BAF001100010111A

☉

B1、2、3、

学习小结1、画出基本逻辑门电路电路图，写表达式及真值表。

作业四、集成门电路简介

分立元件构成的门电路，不但元件多体积大，而且连线和焊点也太多，因而造成电路的可靠性较差。随着电子技术的飞速发展及集成工艺的规模化生产，目前分立元件门电路已经被集成门电路所替代。

采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路，这种特殊的工艺称为集成。集成门电路与分立元件的门电路相比，不但体积小、重量轻、功耗小、速度快、可靠性高、而且成本较低、价格便宜，十分方便于安装和调试。

按导电类型和开关元件的不同，集成门电路可分为双极型集成逻辑门和单极型集成逻辑门两大类。(一)TTL与非门

逻辑电路的输入端和输出端都采用了半导体晶体管，称之为Transistor-Transistor-Logic(晶体管-晶体管-逻辑电路)，简称为TTL，TTL集成逻辑门是目前应用最广泛的集成电路。3.6V0.3VR4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)输入级中间级输出级TTL与非门内部电路组成结构图R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)

输入级由多发射极晶体管T1和电阻R1组成。所谓多发射极晶体管，可看作由多个晶体管的集电极和基极分别并接在一起，而发射极作为逻辑门的输入端。实现“与”逻辑作用。(一)TTL与非门R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)

中间级由电阻R2，R3和三极管T2组成。作用：1、输出信号驱动三极管T3和T5；2、控制T4、T5管工作在截然相反的两个状态；3、前级电流放大以供给T5足够的基极电流。(一)TTL与非门R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)

输出级由晶体管T3、T4和T5及电阻R4和R5组成。T5导通时T4截止，T5截止时T4导通。(一)TTL与非门1.TTL与非门的电压传输特性

非门的电压传输特性曲线是指输出电压与输入电压之间的对应关系曲线，它反映了电路的静态特性（如图（b）所示）。测试电路如图（a）所示，将TTL与非门的一个输入端的电位由零逐渐增大，而将其它输入端接高电平（电源正极），测出其输出电压。

（a）传输特性的测试方法（b）传输特性1.TTL与非门的电压传输特性

从电压传输特性上可以看到，TTL与非门的标准低电平是0.3V，这时的输出为高电平3.6V，当输入信号偏离标准低电平而增大时，输出的高电平并没立即下降，大约当输入接近1.4V时，输出信号开始迅速下降；TTL与非门的标准高电平是3.6V，这时的输出为低电平0.3V，同样当输入信号偏离标准高电平3.6V而减小时，输出的高电平也不立即上升。

U0HUILU0LUIHABCDEu0/Vui/V1231234TTL与非门电压传输特性输出高电平UON输出低电平UOFF关门电平开门电平1.TTL与非门的电压传输特性U0HUILU0LUIHABCDEu0/Vui/V1231234TTL与非门参数的测试要在一定条件下进行，一般要遵守的原则有：不用的输入端应悬空(悬空端子为高电平“1”)；输出高电平时不带负载；输出低电平时输出端应接规定的灌电流负载；输出高电平时输出端应接规定的拉电流负载。TTL与非门电压传输特性输出高电平UON输出低电平UOFF关门电平开门电平②UOL是被测与非门一输入端接1.8伏、其余输入端开路、负载接380欧的等效电阻时，输出端的电压值。典型值0.3V2.TTL与非门的主要参数①U0H是被测TTL与非门一个输入端接地、其余输入端开路时的输出端电压值，典型值3.6V。③关门电平UOFF：输出为0.9UOH时，所对应的输入电压称为关门电平UOFF。典型值为1V④开门电平UON：输出为0.35V时，所对应的输入电压称为开门电平UON。典型值为1.4V

。其余参看课本。1.集电极开路的TTL与非门(OC门)

去掉普通TTL与非门中的T3、T4管，让T5管的集电极开路，即构成集电极开路的“与非”门。R5T3T4R4R1ABCR2+5VT1T2R3T5F(U0)(Ui)RC+UCOC门在使用时要外接一个电源UC和一个电阻RCOC门的特点是输出门T5的集电极开路。(二)其它类型的门电路R1ABR2+5VT1T2R3T5FRC+UC当OC门输入全为高时，T2和T5导通饱和，输出F为低电平0.3V0.3VOC门输入有一个为低时，T2、T5截止，输出F为高电平UC

UC

OC门同样可实现与非功能OC门的逻辑电路图符号ABF&OC门可实现“线与”逻辑ABF1&CDF2&F“线与”逻辑功能RC＋UC可实现“与或非”逻辑运算左图所示即利用OC门使输出转换为12V的电路

上述分析可知，OC门具有“线与”功能，并且在线与的过程中实现了输出对输入的与或非逻辑运算。OC门还可用于数字系统接口部分的电平转换。ABF&RC＋12VOC门还可以用来驱动指示灯、继电器等，如左图所示电路。ABF&＋UC2.三态输出门

三态门控制端EN=1时，相当于控制端放弃控制权，此时三态门相当于一个普通与非门，输出由输入端A、B决定。

三态门控制端EN=0(有效态)时，控制端行使控制权，此时由于电路在EN=1时输出有高、低电平两种状态；在EN=0时输出为高阻态，共呈三种状态，因此称为三态门。ABE/DFEN&三态门真值表BAF011101011110EN1110×高阻态0×三态门逻辑图符号ABE/DFEN&利用三态门可以实现总线结构图示为三态门总线结构图。用一根总线轮流传送几个不同的数据或控制信号时，让连接在总线上的所有三态门控制端轮流处于高电平，任何时间只能有一个三态门处工作状态，其余三态门均为高阻状态。这样，总线将轮流接受来自各个三态门的输出信号。这种利用总线来传送数据或信号的方法广泛应用于计算机技术中。总线（BUS）D1&EN……&EN&END2DnE/DnE/D1E/D2L1L2Ln两种常用的TTL与非门集成电路芯片管脚排列图(a)74LS00与非门芯片管脚排列图

电源

1234567

&

&

&

&

1413

12

11

10

9

8

地

&

&

1234567

14

13

12

11

10

9

8

电源

地(b)74LS20与非门芯片管脚排列图

型号中74是指标准型系列TTL芯片；L指低功耗；S表示肖特基。其中74LS00中包含四个2输入的与非门；74LS20包括两个4输入的与非门。芯片中的电源线和“地”线均为公用。4、非OC门结构的与非门输出端不能并联；使用TTL与非门芯片时需注意事项1、不用的管脚可以悬空，不可以接地；2、不用的管脚可以接高电平，不可以接低电平；5、输出端接容性负载时，应接大电阻(≥2.7K)限流；3、几个输入端引脚可以并联连接；6、TTL集成电路的电源电压应满足±5V要求，输入信号电平应在0~5V之间。注意7、用45W以下电铬铁焊接，最好用中性焊剂，设备应良好接地。3.CMOS门电路CMOS门电路也是应用极广的一种逻辑门电路，它具有静态功耗极小、工作电源范围宽、扇出系数大、抗干扰能力强等优点，它的传输特性曲线与TTL门电路类似，主要区别：（1）CMOS门电路的输入电阻极高。（2）CMOS电路的输出高电平约为电源电压，一般为+5V；低电平为0V左右。因此其抗干扰能力强。使用时，一般CMOS门电路不与TTL门电路一起用，在需要同时用CMOS门电路和TTL门电路时，要注意它们的连接问题。

五、集成电路符号及管脚排列图

1、常用组合逻辑门电路符号

五、集成电路符号及管脚排列图2、各种集成电路芯片管脚排列图

五、集成电路符号及管脚排列图2、各种集成电路芯片管脚排列图

五、集成电路符号及管脚排列图2、各种集成电路芯片管脚排列图

五、集成电路符号及管脚排列图2、各种集成电路芯片管脚排列图

六、测试注意事项及知识要点1、TTL、CMOS集成电路外引线排列：

如前所述，TTL集成门电路外引脚分别对应逻辑符号图中的输入、输出端，对于标准双列直插式的TTL集成电路中，7脚为电源地（GND），14脚为电源正极（＋5V），其余管脚为输入和输出，若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。

六、测试注意事项及知识要点2、外引脚的识别方法：

将集成块正面对准使用者，以凹口侧小标志点“·”为起始脚1，逆时针方向数1，2，3，…，N脚，使用时根据功能查找IC手册，即可知各管脚功能，如图5-1-18。

六、测试注意事项及知识要点3、TTL电路（OC门和三态门除外）的输出端不允许并联使用，也不允许直接与＋5V电源或地线相连，否则将会使电路的逻辑混乱并损害器件。

4、TTL电路输入端外接电阻要慎重，针对不同的逻辑门对外电阻阻值有不同要求，要考虑输入端负载特性，否则会影响电路的正常工作。

六、测试注意事项及知识要点5、多余输入端的处理：

输入端可以串入一个1K～10K的电阻或直接接在大于＋2.4V和小于＋4.5V电源上，以获得高电平输入，直接接“地”为低电平输入。或门及或非门等TTL电路的多余输入端不能悬空，只能接“地”。与门、与非门等TTL电路的多余输入端可以悬空（相当于高电平），但悬空时对地呈现阻抗很高，容易受到外界干扰，因此，可将它们接电源或与其他输入并联使用，但并联时对信号的驱动电流的要求增加了。

六、测试注意事项及知识要点6、严禁带电操作，应该在电路切断电源的时候，拔插集成电路，否则容易引起集成电路的损坏。

7、CMOS集成电路的正电源端VDD接电源正极，VSS接电源负极（通常接地），不允许反接。同样在装接电路，拔插集成电路时，必须切断电源，严禁带电操作。

六、测试注意事项及知识要点

8、CMOS集成电路多余的输入端不允许悬空，应按逻辑要求处理接电源或地，否则将会使电路的逻辑混乱并损害器件。

9、CMOS集成电路器件的输入信号不允许超出电源电压范围，或者说输入端的电流不得超过10mA。若不能保证这一点，必须在输入端串联电阻，CMOS电路的电源电压应先接通，再接入信号，否则会破坏输入端的结构，关机时应先断输入信号再切断电源。F=ABC是三输入的与门；G是非门(略)。

TTL门的逻辑高电平约为3.6V；低电平约为0.3V。CMOS门的逻辑高电平约为5~10V,低电平约为0~0.4V.使用时特别要注意CMOS门芯片不用的输入端不能悬空！其他注意事项可参看课本。TTL门和CMOS门的逻辑高电平和逻辑低电平大约为多少？使用时两类门各要注意些什么？两个TTL与非门的输出端可以直接连接吗？为什么？三态门与普通TTL与非门相比有什么不同？三态门主要应用于什么场合？

普通与非门只有高电平和低电平两种状态，三态门除了这两种状态还有高阻态。三态门主要应用于总线传送，它可进行单向数据传送，也可以进行双向数据传送。

不能直接相连！因为当输出端连在一起时，若各门的输出电平不同，则会有一个很大的电流由输出为高电平的门流向输出为低电平的门，从而将门电路烧毁。逻辑函数F=ABC和G=A各为何门？画出它们的逻辑图符号和写出其真值表.问题与讨论

基本的逻辑运算有哪些？同或门和异或门的功能是什么？二者的联系？如何用电路实现与、或、非运算？你能说出课本中复合门的种类和功能吗？检验学习结果你会做吗？1、2、3、

学习小结1、在时间上和数值上均作连续变化的电信号称为

信号；在时间上和数值上离散的信号叫做

信号。2、在正逻辑的约定下，“1”表示

电平，“0”表示

电平。3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为

电路。在

关系中，最基本的关系是

、

和

关系，对应的电路称为

门、

门和

门。4、功能为有1出1、全0出0门电路称为

门；

功能的门电路是异或门；实际中

门应用的最为普遍。练习1、画出各种常用逻辑门电路电路图，写表达式及真值表。

作业

情境5数字控制电路的设计及组装调试任务5-2

组合逻辑电路的分析、设计及组装调试2025/1/14情境1直流电路的等效变换及测试83电工电子技术及应用学习内容及目标:2025/1/14情境1直流电路的等效变换及测试84任务5-2组合逻辑电路的分析、设计及组装调试能力目标1、能对数字逻辑电路分析其功能和适宜性；2、能根据要求设计组合逻辑电路。知识目标1、能说出组合逻辑电路的分析方法；2、能说出组合逻辑电路的设计方法。2025/1/14情境1直流电路的等效变换及测试85一、组合逻辑电路的化简与分析

在实际应用中可以将基本逻辑电路组合起来，构成组合逻辑电路，以实现更为复杂的逻辑功能。在设计逻辑电路时，完成同一个逻辑功能的电路可以有很多，要结合器件的特点，尽可能简化逻辑电路，使用尽可能少的集成电路。为使组合逻辑电路尽可能合理，我们先讨论逻辑代数的基本规律，用它来简化逻辑电路。（一）逻辑代数的基本定律与运算或运算非运算1.基本运算法则:交换律：结合律：分配律：反演律：2.基本代数规律:

逻辑代数在运算时应遵循先括号内后括号外、先“与”运算后“或”运算的规则，也可利用分配律或反演律变换后再运算。3.逻辑代数的常用公式逻辑函数的代数化简练习1例化简逻辑函数解…提取公因子A…应用反演律将非与变换为或非…消去互非变量后，保留公因子A，实现并项。例化简逻辑函数解…应用或运算规律，括号内为1…提取公因子AC逻辑函数的代数化简练习2例化简逻辑函数解…提取公因子C…应用反演律将非或变换为与非…消去多余因子AB，实现化简。逻辑函数的代数化简练习3

用代数法化简下列逻辑函数式AC1.F=ABCDE+ABC+AC2.F=AB+ABD+AC+ACE3.F=ABC+ABC+ABC+ABC4.F=ABC+AB+ACAB+ACAC+ABA5.F=(A+B)(A+C)A+BC6.F=AB+C+ACD+BCDAB+C+D1、2、3、

学习小结1、复习熟记逻辑代数化简公式；2、练习：

作业1.F=ABCDE+ABC+AC2.F=AB+ABD+AC+ACE3.F=ABC+ABC+ABC+ABC4.F=ABC+AB+AC5.F=(A+B)(A+C)（二）组合逻辑电路的分析

数字电路的逻辑关系可以用真值表、逻辑表达式及逻辑图来表示。真值表直观，可以清楚表明在各种输入情况下的输出，但当输入变量较多时，比较繁琐；逻辑表达式简单，且可依据逻辑代数的基本定律进行化简，达到最简形式；逻辑图则与硬件直接相关，根据逻辑图可以方便地接线，组成实际电路。分析电路时也是从实际逻辑电路图出发，故在实际应用中，要求能熟练地对这三种表达方法进行转换。

组合逻辑电路的分析，就是根据给定的逻辑电路，找出其输出信号和输入信号之间的逻辑关系，从而确定电路的逻辑功能并进行简化，这直接关系到数字电路的复杂程度和性能指标。（二）组合逻辑电路的分析

组合逻辑电路的分析步骤为：已知逻辑图→写逻辑表达式→运用逻辑代数化简或变换→画出新逻辑图或列真值表→分析逻辑功能。已知逻辑图写出逻辑式运用逻辑代数化简或变换列出逻辑真值表指出逻辑功能画出新逻辑图分析下图所示组合电路的功能。例FAB&&&&

1.写出逻辑表达式

根据逻辑图写出相应逻辑式组合逻辑电路的分析示例1

3.化简逻辑式应用代数法化简逻辑函数式…应用了反演律…还是应用了反演律…应用了分配律…应用了吸收律，得到最简形式。组合逻辑电路的分析示例1BAF000101011110

4.列出真值表

由真值表可看出：输入AB相同时，输出为0；输入AB相异时，输出为1。显然，这是一个异或门电路，具有异或功能。

5.指出逻辑功能组合逻辑电路的分析示例1组合逻辑电路的分析示例2分析下图所示组合电路的功能。例

已知逻辑电路图AB1&

F≥11&1.

根据逻辑图写出相应逻辑式：2.根据表达式画出新的电路图：F

=1AB组合逻辑电路的分析示例2BAF0001010111104.

根据表达式列出相应真值表

由真值表可看出：输入AB相同时，输出为0；输入AB相异时，输出为1。显然，这是一个异或门电路，具有异或功能。5.指出逻辑功能组合逻辑电路的分析示例21.分析下图所示逻辑电路的功能：2.分析下图所示逻辑电路的功能：1、2、3、

学习小结1、分析下图所示逻辑电路的功能。作业ABF≥1≥1≥1≥1

回顾：

1、

2、

3、二、组合逻辑电路设计二、组合逻辑电路设计（一）组合逻辑电路设计步骤1、分析题目要求，找出条件与结果，分别赋以变量，并规定0、1

代表的状态含义；2、根据要求列真值表（唯一）；3、根据真值表写出逻辑表达式并化成最简形式；4、根据逻辑表达式画出电路图。（二）组合逻辑电路设计实例

加法器是用来进行二进制数加法运算的组合逻辑电路，是数字计算机中不可缺少的基本部件之一。在加法运算中，只考虑两个加数本身相加，不考虑从低位来的进位，这种加法器称为半加器，即只完成二进制数最低位的运算。1.半加器的设计思考：

两个一位二进制数的加法运算在电路中是如何实现的？1.半加器的设计举例：A=1101,B=1001,计算A+B。11011001+0110100111.半加器的设计加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的叠加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。1.半加器的设计条件：A---加数；B---被加数；结果：S---本位和；C---进位。1）分析要求，找出条件、结果，赋变量，设定状态含义：1.半加器的设计真值表2）列真值表：1.半加器的设计真值表3）写表达式并化简：1.半加器的设计=1&ABSC逻辑图半加器ABCS逻辑符号4）画电路图：1.半加器的设计2.三人表决电路的设计要求：

3个评委进行表决，多数同意视为通过。设计设三评委分别用输入变量A、B、C表示，灯亮时为决议通过，其值为“1”，灯灭时为决议未通过，其值为“0”；输出报警信号用F表示。

1

确定逻辑函数与变量关系2.三人表决电路的设计

根据上述假设，我们可根据题目要求，首先把电路的功能真值表列写出来。2列出相应真值表2.三人表决电路的设计

3

列出逻辑函数式

4

得出最简式2.三人表决电路的设计

5

画出逻辑电路图2.三人表决电路的设计要求：对温度、烟雾、红外线进行检测，当满足2个以上条件时视为发生了火灾。

1.设计一个火灾报警电路1、2、3、

学习小结要求：对两个二进制一位数进行大小比较，输出结果。

1、设计一个大小比较电路作业

把若干个0和1按一定规律编排起来的过程称为编码。通过编码获得的不同二进制数的组合称为代码。

能实现把某种特定信息转换为机器识别的二进制代码的组合逻辑电路称为编码器。三、常见组合逻辑电路1.8线-3线编码器

当I0

-I7输入都为0时，输出为二进制000，当某个输入端变为1时，如I5=1，则对应输出端结果变为101，可见，该电路能够把一位8进制数转变成三位2进制数输出，叫8线—3线编码器。

1.8线-3线编码器&&&11111111111110101100011010001000

译码和编码的过程相反。通过译码可将输入的二进制代码按编码时的原意译成对应的特定信息或十进制数码输出。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把机器识别的、给定的二进制代码“翻译”成为人们识别的特定信息，使其输出端具有某种特定的状态，并且在输出通道中相应的一路有信号输出。

译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配、存储器寻址和组合控制信号等。2.显示译码器

用来驱动各种显示器件，把用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观显示出来的电路称为显示译码器。数码显示管是常用的显示器件之一。数码管产品外形图常用的数码显示管有半导体发光二极管构成的LED和液晶数码管LCD两类。数码管是用某些特殊的半导体材料分段式封装而成的显示译码器常见器件。半导体LED数码管的基本单元是PN结，目前较多采用磷砷化镓做成的PN结，当外加正向电压时，就能发出清晰的光。2.显示译码器

单个PN结可以封装成发光二极管，多个PN结可以按分段式封装成半导体LED数码管，其管脚排列如图所示。管脚排列图

abcd

a

efgh

gedcbf2.显示译码器

LED数码管将十进制数码分成七段，每一段都是一个发光二极管，七个发光二极管有共阴极和共阳极两种接法。前者某一段接高电平时发光，后者某一段接低电平时发光。共阴极七段LED管a

b

c

d

e

f

g

h

+UCC

a

b

c

d

e

f

g

h

共阳极七段LED管2.显示译码器

半导体数码管在使用时每个管要串联约100Ω的限流电阻。常用的共阴极数码显示器真值表如下：2.显示译码器七段显示译码器

七段显示译码器是用来与数码管相配合、把二进制BCD码表示的数字信号转换为数码管所需的输入信号。常用的七段显示译码器型号有：74LS47、74LS48、CC4511等。CC451112345678161514131211109BI2.显示译码器七段显示译码器CC451112345678161514131211109BI

图示为集成显示译码器CC4511的管脚排列图。其中A2~A0为输入端；a~g为输出端，还有电源端和“地”端；其余为控制端。2.显示译码器CC451112345678161514131211109BI

正常工作状态下，LT、BI需接高电平，LE锁定端应始终接低电平，均处无效态，在数据输入端A3、A2、A1、A0输入一组8421BCD码，在输出即可得到一组7位的二进制代码，代码组送入数码管，就可以显示与输入相对应的十进制数。2.显示译码器CC4511功能真值表输入输出LEA3A2A1A0abcdefg显示字形010××××11111118100××××0000000消隐110000011111100110000101100001110001011011012110001111110013110010001100114110010110110115110011000111116110011111100007110100011111118110100111100119

在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，称为数据选择器。

数据选择器可实现将数据源传来的数据分配到不同通道上，因此它类似于一个单刀多掷开关，如图所示。

数据选择器根据地址选择信号，从而将输入数据分配到相应的通道上。两个74LS153芯片可构成八位数值比较器时，可将低位的输出端和高位的比较输入端对应相连，高位芯片的输出端作为整个八位比较器的比较结果输出端。A1A0D3D2D1D0Y3.数据选择器

集成数据选择器的规格很多，常用的型号有74LS151、CT4138八选一选择器，74LS153、CT1153双四选一等。

集成数据选择器74LS153中，D0~D3是输入的四路信号；A0、A1是地址选择控制端；S是选通控制端；Y是输出端。输出端Y可以是四路输入数据中的任意一路。3.数据选择器A0A1D3D2D1D0Y

在选通状态下：地址控制端A1A0=01时，D1被选通，Y=D1地址控制端A1A0=10时，D2被选通，Y=D2地址控制端A1A0=11时，D3被选通，Y=D3

集成数据选择器的管脚排列图及功能真值表均可在电子手册上查到，关键是要看懂功能真值表，理解其逻辑功能，正确选用型号。地址控制端A1A0=00时，D0被选通，Y=D03.数据选择器编码器在数字电路中的作用是什么？编码器的输入是二进制数还是特定信息？3线-8线编码器的输入有几个？数据选择器的输出端Y由电路中的什么信号来控制？何谓译码器？译码器的输入和输出哪个是二进制数？哪个是特定信息？检验学习结果本部分内容学习结束。Goodbye!

情境5数字控制电路的设计及组装调试任务5-3集成触发器功能测试2025/1/14情境1直流电路的等效变换及测试141电工电子技术及应用学习目的与要求能力目标1、能识别、测试集成触发器功能；2、能正确选择、使用集成触发器。知识目标1、能写出各常用触发器的逻辑符号及特性表；2、能画出各种触发器波形图。

在组合逻辑电路中，任一时刻的输出信号，仅由当前的输入信号决定，当输入信号发生变化时，输出信号就相应地发生变化。而在时序逻辑电路（简称时序电路）中，任一时刻的输出信号不仅与当时的输入信号有关，还与电路原来的状态有关，也可以说时序逻辑电路具有记忆功能。时序逻辑电路的组成不光包括各种逻辑门电路，还包括各种不同类型的触发器。本任务主要学习常用触发器的逻辑功能及应用。任务5-3：触发器原理及应用

触发器是构成时序电路的基本器件，双稳态触发器具有两种稳定状态，在外加触发信号的作用下，电路状态会发生翻转，即输出端由一种稳定状态翻转为另一种状态，然后保持不变；如果再来一个触发信号，再翻转，称为双稳态触发器。触发器的种类很多，按逻辑功能分类，可分为RS触发器、D触发器、JK触发器、T触发器等等；按触发器电路的内部结构分类，有基本RS触发器、同步RS触发器、主从触发器和维持阻塞型触发器等。我们主要学习各种触发器的逻辑功能和应用方法，掌握各种时序逻辑电路的基本设计方法和分析方法。任务5-3：触发器原理及应用

基本RS触发器是任何结构复杂的触发器必须包含的一个最基础的组成单元，它可以由两个与非门或两个或非门交叉连接构成。例如由两个与非门构成的RS触发器：&QRSQ门1&门2正常情况下，两个输出端子应保持互非状态。一对互非的输入端子字母上面横杠表示低电平有效触发器的两个稳定状态：输出端Q=1时，触发器为1态；输出端Q=0时，触发器处0态。一、基本RS触发器1.基本RS触发器的电路构成&QRSQ门1&门20次态Qn+1=0,Qn+1=1

11110触发器现态Qn=1，R=0,S=1有0出1全1出00触发器现态Qn=0，R=0,S=1次态Qn+1=0,Qn+1=1

触发器状态由1变为0，置0功能！触发器状态不变，仍为置0功能！1归纳：基本的RS触发器的两个与非门通过反馈线交叉组合在一起。只要两个输入端状态不同且输入端R=0，无论输出现态如何，次态总是为0，因此通常把R称作清零端。2.基本RS触发器的逻辑功能&QRSQ门1&门21次态Qn+1=1,Qn+1=0

00011触发器现态Qn=0，R=1,S=0有0出1全1出01触发器现态Qn=1，R=1,S=0次态Qn+1=1,Qn+1=0

触发器状态由0变为1，置1功能！触发器状态不变，仍为置1功能！2归纳：只要基本RS触发器的两个输入端状态不同且输入端S=0处低电平有效态，无论输出现态如何，次态总是为1，因此通常把S称作置1端。2.基本RS触发器的逻辑功能&QRSQ门1&门21次态Qn+1=0,Qn+1=1

10100触发器现态Qn=0，R=1,S=1全1出0有0出11触发器现态Qn=1，R=1,S=1次态Qn+1=1,Qn+1=0

触发器状态不变，保持功能！触发器状态不变，保持功能！3归纳：当基本RS触发器的两输入端状态相同均为1时，都处无效状态。输出不会发生改变，继续保持原来的状态。因此在两个输入端同时为高电平时触发器起保持功能。111全1出000有0出12.基本RS触发器的逻辑功能&QRSQ门1&门20次态Qn+1=1,Qn+1=1

0011触发器现态Qn=0，R=0,S=0有0出1

触发器的两个互非输出端出现相同的逻辑混乱情况，显然这是触发器正常工作条件下不允许发生的，因此必须加以防范。4归纳：当基本RS触发器的两输入状态相同均为0时，都处有效状态，（但当R、S由00状态变为11状态时，Q输出不确定，因为RS不可能绝对同时变化）此时互非输出无法正确选择指令而发生逻辑混乱。我们把两输入同时为0的状态称为禁止态，电路正常工作时不允许此情况发生。有0出12.基本RS触发器的逻辑功能

功能真值表以表格的形式反映了触发器从现态Qn向次态Qn+1转移的规律。这种方法很适合在时序逻辑电路的分析中使用。Qn+1000禁止态001禁止态0100

“置0”0110

“置0”1001

“置1”1011

“置1”1100

保持1111

保持3.基本RS触发器的特性表

反映触发器输入信号取值和状态之间对应关系的线段图形称为时序波形图。置0置1置1禁止保持置1置1QQ不定

具有时钟脉冲控制端的RS触发器称为钟控RS触发器，也称同步RS触发器。钟控RS触发器的状态变化不仅取决于输入信号的变化，还受时钟脉冲CP的控制。二、可控RS触发器&&门2门1门1和门2构成基本的RS触发器SDRD&门3&门4直接置“0”端直接置“1”端门3和门4构成RS引导触发器RS置“0”输入端高电平有效置“1”输入端高电平有效CPQQCP端子称为时钟脉冲控制端。CP=0时无论RS何态，触发器均保持原态；CP=1时触发器输出状态由R和S状态决定。1.可控RS触发器的基本结构CP当时钟脉冲CP=0时的情况：1

设触发器现态Qn=0，Qn=1。正常情况下，直接置0、置1端悬空为“1”。&&门2门1SDRD&门3&门4RSQQ001门3和门4因CP=0而有0出111110门1有0出1101门2全1出0触发器次态Qn+1=0，Qn+1=1触发器状态不变，保持功能！2.可控RS触发器的逻辑功能分析当时钟脉冲CP=0时的情况：1CP&&门2门1SDRD&门3&门4RSQQ0若触发器现态Qn=1，Qn=0时：1010门3和门4仍因CP=0而有0出11111门1全1出0010门2有0出1触发器次态Qn+1=1，Qn+1=0触发器状态不变，保持功能！归纳：当钟控RS触发器的时钟脉冲控制端状态为低电平“0”时，无论两输入状态或输出现态如何，触发器均保持原来的状态不变！换句话说：在CP=0期间钟控RS触发器不能被触发，因此状态无法改变，为保持功能。12.可控RS触发器的逻辑功能分析时钟脉冲CP=1时的情况：2CP&&门2门1SDRD&门3&门4RSQQ10101此时门3有0出11110门1全1出001门2有0出1触发器次态Qn+1=1，Qn+1=0触发器状态由0翻转为1，置1功能！归纳：当时钟脉冲控制端状态为高电平“1”时，电路被触发，输出次态随着两输入状态及输出现态发生改变。此时只要输入R=0、S=1，无论输出现态如何，钟控RS触发器均为置1功能。为此把S称为置1端，高电平有效。101门4全1出01)当输入R=0，S=1时设触发器现态Qn=0，Qn=12.可控RS触发器的逻辑功能分析时钟脉冲CP=1时的情况：2CP&&门2门1SDRD&门3&门4RSQQ11010此时门4有0出11101门2全1出010触发器次态Qn+1=0，Qn+1=1触发器状态由1改变为0，置0功能！110门3全1出02)当输入R=1，S=0时设触发器现态Qn=1，Qn=0门1有0出12.可控RS触发器的逻辑功能分析时钟脉冲CP=1时的情况：2归纳：当时钟脉冲控制端状态为高电平“1”时，电路被触发，输出次态随着两输入状态及输出现态发生改变。此时只要输入R=1、S=0，无论输出现态如何，钟控RS触发器均为置0功能。为此把R称为置0端，高电平有效。CP&&门2门1SDRD&门3&门4RSQQ10101此时门4有0出11101门2全1出010触发器次态Qn+1=0，Qn+1=1触发器状态不变，仍为置0功能！110门3全1出02)当输入R=1，S=0时设触发器现态Qn=0，Qn=1门1有0出12.可控RS触发器的逻辑功能分析时钟脉冲CP=1时的情况：2CP&&门2门1SDRD&门3&门4RSQQ11010此时门4有0出11111门2有0出101触发器次态Qn+1=1，Qn+1=0触发器状态不变，保持功能！000门3也是有0出13)当输入R=0，S=0时设触发器现态Qn=1，Qn=0门1全1出012.可控RS触发器的逻辑功能分析时钟脉冲CP=1时的情况：2CP&&门2门1SDRD&门3&门4RSQQ10101此时门4有0出11111门2全1出010触发器次态Qn+1=0，Qn+1=1触发器状态不变，保持功能！100门3也是有0出13)当输入R=0，S=0时设触发器现态Qn=0，Qn=1门1有0出10归纳：当时钟脉冲控制端状态为“1”时，电路被触发。但是，当R和S均等于0为无效态时，则无论输出现态如何，输出次态均不发生改变，此时称触发器为保持功能。2.可控RS触发器的逻辑功能分析时钟脉冲CP=1时的情况：2CP&&门2门1SDRD&门3&门4RSQQ11010此时门4全1出01100门2有0出111触发器次态Qn+1=1，Qn+1=1

本该互非的两个输出端状态相同，出现了逻辑混乱，这显然在正常工作中视为禁止态！11门3也是全1出03)当输入R=1，S=1时设触发器现态Qn=1，Qn=0门1也有0出1归纳：钟控RS触发器输入状态均为1时，都处有效状态，此时互非输出无法正确选择指令而发生逻辑混乱。我们把两输入同时为1的状态称为禁止态。2.可控RS触发器的逻辑功能分析

RSQnQn+10000

保持0011

保持0101“置1”0111“置1”1000“置0”1010“置0”110禁止态111禁止态3.可控RS触发器的特性表CPRSQ在时钟脉冲CP=1期间，设Qn=0CP=1期间引导门打开置1置0状态不变置1

输出随输入发生多次翻转的现象称为空翻。空翻易造成触发器的可靠性降低，甚至无法判定触发器工作状态。置0状态不变置0保持置1状态不变其中CP=0期间引导门关闭4.可控RS触发器的波形图

可控触发器的逻辑功能比较多一些，它不但可以实现记忆和存储，而且具有计数功能。如果将可控RS触发器的端联到S端，Q端联到R端，在时钟脉冲端CP上加一个计数脉冲，如图所示。这样的触发器具有计数的功能，来一个脉冲它能翻转一次，翻转的数目等于脉冲的数目（要求CP脉冲宽度小