《执行单元》课件

《执行单元》课程概览课程目标了解执行单元理解执行单元的概念、结构和功能，为后续学习打下基础。掌握执行单元的类型深入学习各种执行单元类型，包括单指令流、多指令流、流水线和超标量执行单元。掌握性能评估和优化方法了解如何评估执行单元的性能，并掌握常用的性能优化技术。什么是执行单元执行单元是计算机系统中的核心部件，负责执行指令并完成各种计算任务。它就像一个精密的工厂，根据指令的指示，对数据进行加工处理，最终产生结果。执行单元是CPU的重要组成部分，是计算机系统中的关键组件，负责解释和执行指令，并对数据进行运算和处理，最终实现各种应用程序的功能。执行单元的构成要素1运算器执行算术运算和逻辑运算。2控制器控制指令的执行顺序和操作。3寄存器组存储中间结果和操作数。4存储器接口与主存储器进行数据交互。执行单元的功能指令获取从内存中读取指令，并将指令加载到指令寄存器。指令译码将指令转换成机器可理解的格式，并分析指令的操作码和操作数。指令执行根据指令的操作码执行相应的操作，例如算术运算、逻辑运算、数据传输等。结果写回将执行结果写入相应的寄存器或内存。执行单元的类型单指令流执行单元每次只执行一条指令，适用于简单的指令集架构，执行速度较慢。多指令流执行单元可以同时执行多条指令，适用于复杂的指令集架构，执行速度较快。单指令流执行单元单指令流执行单元（SISD）是一种最简单的执行单元，它一次只能执行一条指令。它只有一个处理单元，一个控制单元和一个存储器。在任何时间点，它只能从存储器中读取一条指令并执行它，然后才能读取下一条指令。由于单指令流执行单元在任何时候只能执行一条指令，因此它的执行速度相对较慢。然而，它结构简单，成本低廉，在一些简单的应用程序中仍然被使用。多指令流执行单元多指令流执行单元（MultipleInstructionStream）是指能够同时执行多条指令的处理器，例如多核处理器。多指令流执行单元可以显著提高处理器的性能，因为它们可以并行执行多个任务。流水线执行单元将指令拆分成多个步骤流水线将指令执行过程分解成多个阶段，每个阶段执行指令的一部分，例如取指令、解码、执行、访存、写回等。提高指令执行效率多个指令可以重叠执行，提高指令执行效率，降低平均指令执行时间。超标量执行单元超标量执行单元能够在每个时钟周期内执行多条指令。它们通常采用流水线架构，并配备多个执行单元来并行执行不同的指令。通过并行执行指令，超标量执行单元能够显著提高处理器的性能。指令调度机制指令排序处理器根据指令依赖关系和资源可用性，对指令进行排序，以优化执行顺序。资源分配将指令分配给可用的执行单元，例如算术逻辑单元(ALU)或浮点单元(FPU)，以最大限度地利用硬件资源。冲突处理当多个指令需要访问相同的资源时，调度器会进行冲突处理，以确保指令按照正确的顺序执行。静态调度与动态调度1静态调度编译时完成2动态调度运行时完成静态调度是在编译时完成的，而动态调度是在运行时完成的。静态调度通常效率更高，但灵活性较差。动态调度效率较低，但灵活性更高。基于优先级的调度静态优先级在程序执行前就设定好的优先级，例如根据程序类型或重要性。动态优先级在程序运行过程中根据各种因素动态调整优先级，例如CPU使用率、内存占用等。优先级队列将指令按照优先级存放在队列中，优先级高的指令先执行。乱序执行概念乱序执行是一种优化技术，它允许处理器以不同的顺序执行指令，只要结果保持一致。例如，如果一个指令依赖于另一个指令的结果，则处理器可以先执行另一个指令，然后再执行依赖的指令，只要结果一致。乱序执行可以提高处理器性能，因为它可以使处理器更有效地利用其资源，例如指令缓存和执行单元。优势乱序执行可以提高处理器性能，因为它可以减少指令间的依赖关系，从而提高指令的执行效率。乱序执行还可以减少分支预测错误，因为处理器可以执行分支预测错误路径中的指令，然后丢弃结果。挑战乱序执行的实现具有挑战性，因为处理器必须确保指令以正确的顺序执行，以确保结果一致。这需要一个复杂的硬件和软件体系结构，以跟踪指令的依赖关系并确保指令以正确的顺序完成。寄存器重命名1消除WAR和WAW冲突通过给不同指令分配不同的虚拟寄存器，即使它们使用相同的物理寄存器，也不会发生冲突。2提高指令级并行度寄存器重命名可以使更多指令同时执行，从而提高CPU的性能。3实现乱序执行寄存器重命名是实现乱序执行的关键技术之一。分支预测预测指令流执行路径，减少分支预测带来的性能损失。根据历史执行结果，预测未来分支走向。提高指令流水线效率，实现更高性能。缓存系统提高性能缓存系统通过存储常用的数据，减少对主内存的访问次数，从而提升系统性能。减少延迟缓存系统可以快速访问数据，避免了主内存的访问延迟，降低了程序执行时间。降低带宽压力缓存系统可以减少对主内存的访问，降低了总线带宽的压力，提高了系统整体效率。虚拟内存虚拟内存虚拟内存是一种技术，允许计算机使用比物理内存更多的内存。通过使用硬盘空间作为扩展内存，即使物理内存有限，也可以运行大型程序或同时运行多个应用程序。页面文件虚拟内存使用一个称为“页面文件”的硬盘空间部分来存储不活跃的内存页面。当需要使用这些页面时，系统会将它们从页面文件交换到物理内存中。内存管理虚拟内存由操作系统管理，它跟踪物理内存和页面文件的分配，以确保应用程序和数据能够按需访问。页式虚拟内存将虚拟地址空间划分为固定大小的页，物理地址空间也划分为相同大小的页框。页表记录了虚拟页到物理页框的映射关系。当访问一个虚拟地址时，CPU需要通过页表查找对应的物理地址。快表和页表页表页表是一个数据结构，它存储了虚拟地址到物理地址的映射关系。每个进程都有一个独立的页表，用于管理其虚拟地址空间。快表快表是一个高速缓存，用于存储最近访问的页表条目。当CPU需要访问一个虚拟地址时，它会先检查快表。如果快表命中，则可以直接获取物理地址，否则需要访问页表。页面置换算法1FIFO最早进入内存的页面最先被淘汰。2LRU最久未被使用的页面最先被淘汰。3OPT最优页面置换算法，始终淘汰未来最长时间不会被访问的页面。内存层次结构缓存存储器速度快，容量小，靠近CPU，用于存放访问频率高的数据。主存速度较慢，容量大，是CPU直接访问的内存区域。辅助存储器速度最慢，容量最大，用于长期保存数据。总线系统数据总线用于在系统组件之间传输数据。地址总线用于指定内存或外设的地址。控制总线用于传递控制信号，协调数据传输。总线仲裁协议集中式仲裁中央仲裁器负责协调多个设备对总线的访问。链式仲裁设备按顺序连接，优先级由连接顺序决定。分布式仲裁每个设备都有一个仲裁器，通过协商来决定总线访问权。DMA传输直接内存访问DMA传输是允许外设直接访问内存，无需CPU介入的一种技术。外设可以通过DMA控制器直接读写内存，减少了CPU的负担，提高了数据传输效率。传输过程DMA控制器从CPU接收传输指令，并将指令和地址信息发送给外设。外设根据指令将数据直接写入或读取内存。应用场景DMA传输广泛应用于硬盘、网卡、显卡等外设与内存之间的大数据传输。例如，硬盘读取数据写入内存，网卡接收数据包写入内存，显卡渲染数据写入内存等。输入输出设备键盘键盘是计算机的主要输入设备之一，用于输入字符、数字和特殊符号。鼠标鼠标是用于控制光标和选择对象的指针设备，提供了直观的操作界面。显示器显示器是计算机的主要输出设备，用于显示文本、图形和视频。打印机打印机是将电子文档打印成纸质副本的输出设备，用于生成硬拷贝。中断处理机制中断源中断源指的是引起中断的事件，例如键盘输入、磁盘读写完成等。中断向量中断向量是一个表格，它存储了各个中断处理程序的入口地址。中断处理程序中断处理程序是一段代码，负责处理特定中断事件。中断优先级中断优先级用于决定多个中断事件同时发生时，哪个中断事件优先被处理。设备驱动程序1软件桥梁连接操作系统和硬件设备，提供统一的接口。2管理硬件控制硬件资源，例如内存、I/O端口和中断。3提供抽象层隐藏硬件细节，方便应用程序调用。性能评估指标1吞吐量单位时间内完成的任务数量2延迟完成一项任务所花费的时间3响应时间系统对请求做出响应的时间4利