《电路与电子技术》课件第11章

P11M1集成计数器的功能测试P11M2不同进制计数器的设计与测试P11M3具有数显功能的加法计数器和减法计数器的设计与调试P11M4数显式二位秒级高精度定时器的设计与制作思考与练习

在日常生活中，定时器的应用十分普遍，例如,闹钟是人们常用的定时工具。另外，很多家用电器都用到了定时器功能，如洗衣机的洗衣时间、漂洗时间，微波炉的加热时间等都是通过定时电路设定的。本项目设计和制作一个数显式二位高精度通用定时器，从中学习集成计数器电路的使用方法，了解简单电子产品的设计、制作和调试方法。项目任务书在本模块中，通过对集成计数器的功能测试，来了解各种集成计数器的功能和使用方法，了解同步清零、异步置数的特点；学会通过阅读计数器的时序图、集成电路芯片资料，了解集成电路的逻辑功能、性能参数及使用方法。P11M1集成计数器的功能测试MNL1集成四位二进制加法计数器74161(一)

随着电子技术的飞速发展，集成计数器电路已得到普遍使用，集成二进制计数器的使用则更为广泛。所谓二进制计数器，它的模并不是2，而是2n，n是构成二进制的触发器的个数。下面以74161为例,说明集成二进制计数器的功能及使用方法。图11-1-1(a)为74161的管脚，图11-1-1(b)为74161的逻辑符号，图11-1-1©为74161的惯用符号。图11-1-174161的管脚排列、逻辑符号和惯用符号测试工作任务书MNL2集成四位二进制加法计数器74161(二)

下面详细说明74161各个输入/输出端的作用。

为异步清零端：低电平有效，为异步方式清零，即当输入为低电平时，无论当时的时钟状态和其他输入状态如何，计数器的输出端全为0，即Q3Q2Q1Q0=0000。

为同步置数端：低电平有效，为同步置数。置数的作用是当满足一定的条件时，将输入端数据D3D2D1D0置入到输出端Q3Q2Q1Q0。同步置数即当输入为低电平时，输入端的数据并不立刻反映到输出端，而是等到CP上升沿到来时，才将输入端数据D3D2D1D0置入到输出端Q3Q2Q1Q0。所以，要成功地将输入端D3D2D1D0的数据置入到输出端Q3Q2Q1Q0，必须满足两个条件：①端必须为低电平；②必须等到CP上升沿到来的时刻。

Q3、Q2、Q1、Q0为计数器的输出端：其中Q3为最高位，Q3为最低位。

D3、D2、D1、D0为计数器预置输入端：通过置数端的作用可将此数据置入到输出端。

Co为进位输出端：此输出端平时为低电平，当计数器计满一个周期时，输出一个高电平,即每第16个时钟输出一个高电平脉冲。

CP为时钟输入端：上升沿有效。

CTT、CTP为两个功能扩展使能端:合理设置这两个输入端的状态，可实现各种计数器功能的扩展。74161的功能真值表见表11-1-2。表11-1-274161的功能真值表MNL3集成四位二进制同步加法计数器74163

74163的管脚排列与74161基本相同，逻辑符号与74161也基本相同，区别在于其清零端为同步清零，即当置为低电平时，并不是立刻清零，而是要等到CP上升沿到时，才使输出端清零。它的工作时序图如图11-1-4所示。请同学们仔细分析图11-1-3和图11-1-4的不同点。图11-1-474163的工作时序图MNL4集成十进制同步加法计数器74160和74162

74160是4位BCD十进制加法计数器，同步置数，异步清零。它的管脚图和惯用逻辑符号如图11-1-5(a)、(b)所示。图11-1-5(c)为74160计数方式下各使能端的接法。

按照图11-1-5(c)的连线方法，则输出端Q3Q2Q1Q0的状态转移图如图11-1-6所示。

74162和74160类似，也是4位BCD十进制加法计数器，预置和清零工作时在CP时钟的上升沿同步。二者的差别仅在于74160是异步清零，而74162是同步清零。图11-1-574160的管脚图及惯用逻辑符号图11-1-674160十进制计数状态转移图前面我们学习了同步集成计数器，下面学习异步集成计数器的逻辑功能和使用方法。图11-1-7中的计数器为二－五－十进制异步计数器，在一片74390集成芯片中封装了两个二－五－十进制的异步计数器。二－五－十进制异步计数器是由一个二进制计数器和一个五进制计数器组合而成的，每个二－五－十进制分别有各自的清零端CLR。图11-1-7是74390的管脚图和惯用逻辑符号。图11-1-774390的管脚图及惯用逻辑符号测试工作任务书MNL5二－五－十进制异步计数器74390

和74290的逻辑功能

1.74390及各管脚功能

74390内部含有两个二－五－十进制计数器，它们分别有各自的清零端CLR。

74390各个输入/输出端的作用如下：

1CP0二进制计数器时钟输入端：下降沿有效。

1CP1五进制计数器时钟输入端：下降沿有效。

1CLR清零端：高电平有效。当CLR=1时，输出1Q31Q21Q11Q0=0000。

Q3、Q2、Q1、Q0为计数器的输出端：其中Q0是独立的，是二进制计数器的输出端；Q2Q1Q0是五进制计数器的输出端。如需实现十进制计数器功能,应将Q0与CP1相连或将Q3与CP0相连。由这两种连接方式构成的十进制计数器的计数结果相同，但其编码结果不同,如图11-1-9所示。图11-1-974390两种连接方式的工作时序图

2．74290及各管脚功能

74290内部含有一个二－五－十进制的计数器。74290的逻辑符号见图11-1-10。各输入/输出端的功能如下：

CP0、CP1分别为二进制计数器和五进制计数器的时钟输入端：为下降沿有效。

R01、R02为异步清零输入端：从图中可以看出，R01和R02

是“与”逻辑关系，只有当R01R02=11时，输出对应的十进制数被清零，即Q3Q2Q1Q0=0000。正常计数时,R01、R02

至少有一个为0。

图11-1-1074290的逻辑符号

S01、S02为异步置数端：这两个输入的关系为“与”逻辑关系，当S01S02=11时，输出对应十进制数为9，即Q3Q2Q1Q0=1001。正常计数时,S01、S02至少有一个为0。

Q3、Q2、Q1、Q0为计数器的输出端。同样可以将二进制和五进制计数器串接构成异步十进制计数器。

MNL1计数器模数的变换

前面我们介绍的大部分计数器为二进制计数器(如模十六计数器)、十进制计数器等，而其他进制的计数器相对少见，如十二进制计数器，六十进制计数器等。要实现这样进制的计数器就必须对常见的计数器进行模数变化(容量变化)。通常计数器模数的变化有以下几种方式：P11M2不同进制计数器的设计与测试

(1)串接法。串接法即将若干个计数器串接，其结果的模就是每个计数器的模的乘积，故通常又称为乘数法。如74390构成的十进制计数器就采用了两种不同计数器的串接方法,即将二进制计数器和五进制计数器进行串接，从而构成了十进制计数器。

(2)反馈清零法。图11-2-1(a)利用反馈清零法使计数器的模数变化为十进制，其状态转移图见图11-2-2。图11-2-174161构成十进制计数器的接线图图11-2-2利用清零法转换计数器模数的方法在图11-2-1(a)中，因为74161的清零端为异步清零，所以当输出Q3Q2Q1Q0=1010时，

输出一个低电平送入异步清零端，立刻将输出清零，即Q3Q2Q1Q0=0000。计数器立刻从1010状态进入0000状态，因此1010是个非常短暂的瞬间。实际上计数器立刻从1001状态进入到0000状态，实现了十进制计数器的逻辑功能，实现了计数器模数的转换。

(3)置数法。图11-2-1(b)利用置数法使计数器的模数变化为十进制。

利用清零的方法可以进行模数的转换，但计数器必须从0000开始计数，而有些情况希望计数器的输出不从零开始。例如电梯的楼层显示、电视预置台号等，使用清零法无法实现，这时需采取置数法来实现。图11-2-1(b)实现的功能是在输出状态为1001时，将数0000置入输出端。【设计案例】

功能要求：分别用清零法和置数法并利用74161集成二进制计数器设计一个十二进制计数器(0～11)。

任务要求：完成原理图设计、元器件选型、电路装接与调试、电路性能检测,画出状态转移图,编写设计文档。

设计内容(示例)：

(1)电路原理图设计分别如图11-2-3(a)、(b)所示。图11-2-374161构成十二进制计数器

(2)根据电原理图要求，选择元器件型号。根据题目要求，集成计数器选用74161;清零法中的与非门用74LS00；置数法中的三输入与非门用74LS10。

(3)电路装接与调试步骤如下：

①查看图11-1-1，将74161管脚号标注在图11-2-3的测试接线图中。

②在数字电路综合测试系统上，按图11-2-3(a)连接电路。③检查接线无误后，打开电源。④利用实验系统上的手动CP时钟输入，观察每一个CP时钟的上升沿到时，输出端Q3Q2Q1Q0状态的变化。

⑤按图11-2-3(b)连接电路，利用实验仪上的手动CP时钟输入，观察每一个CP时钟的上升沿到时，输出端Q3Q2Q1Q0状态的变化。

⑥关闭电源，整理综合实验仪。

(4)验证电路性能，画出状态转移图(略)。

(5)编写设计文档(略)。设计工作任务书

MNL1用于8421BCD码显示的计数器的设计

在P11M2的设计案例中，十二进制计数器电路的输出Q3Q2Q1Q0的状态从0000加1递增，直到1011又回到0000。若将此计数值送入CD4511译码，驱动LED数码管显示，当其数值大于1001(十进制数9)时，LED数码管熄灭。若选用其他译码显示器，则会显示“A”、“B”、“C”、“D”等字样。P11M3具有数显功能的加法计数器和减法计数器的设计与调试若将其用于计时器显示，则非常不直观，不符合人们的习惯。因此，希望用于计时器的计数器其输出为8421BCD码，这样一个十二进制的计数器其输出必须用两个LED数码管显示，显示从“00”递增加1到“09”再到“10”“11”回到“00”。图11-3-1是用74161构成的输出为8421BCD码显示的十二进制小时计时器的电路图。图11-3-2是用74160构成的输出为8421BCD码显示的十二进制小时计时器的电路图。图11-3-3是用74390构成的输出为8421BCD码显示的十二进制小时计时器的电路图。若将此计数器的输出Q3Q2Q1Q接入译码显示器CD4511的输入端，用以驱动LED数码管的显示，则输出将会随着CP脉冲的到来，有相应的“00”到“11”的显示，如图11-3-4所示。图11-3-1用74161构成的十二进制计数器(用于BCD码显示)图11-3-2用74160构成的十二进制计数器(用于BCD码显示)图11-3-3用74390构成的十二进制计数器(用于BCD码显示)图11-3-4具有LED显示的用74390构成的十二进制计数器设计工作任务书MNL2可逆计数器CD4510

CD4510是4位加/减法的十进制计数器，计数器的方向由控制输入端D/U控制。当D/U为高电平时，则为加法计数器;当D/U为低电平时，则为减法计数器。

图11-3-5是CD4510的管脚图及惯用逻辑符号。图11-3-5CD4510的管脚图及惯用逻辑符号表11-3-1CD4510各管脚功能表

D3、D2、D1、D0为预置数据输入端。

Q3、Q2、Q1、Q0为计数器输出端。

图11-3-6是CD4510的工作时序图。

在此，我们用CD4510设计六十进制秒减法计数器。

图11-3-7所示六十进制秒减法计数器由两片CD4510构成，预置数为59(个位预置数为9，十位预置数为5)，时钟信号为1s，经过60s后，个位和十位计数器都减到0时，电路产生一个高电平信号送入两个计数器的PL端，将输入预置数据端的数“59”再预置到计数器中，进行又一轮的减法计数。图中个位和十位计数器的输出Q4Q3Q2Q1可分别接于CD4511的输入端，分别驱动两个LED数码管显示。图11-3-6CD4510的工作时序图图11-3-7六十进制秒减法计数器电路图设计工作任务书

通过本模块的设计和制作，学会高精度时基信号产生的方法和分频电路的正确使用方法；掌握具有LED数显功能的加法计数器和可预置减法计数器的设计方法；掌握二位秒级定时器电路的工作原理；掌握简单数字电路产品的设计、制作和调试过程。P11M4数显式二位秒级高精度定时器的设计与制作MNL1数显式二位秒级高精度定时器的设计

【设计案例】

功能要求：设计一个具有数显功能的二位高精度秒级定时器。

具体指标如下：

(1)电源＋5V±10%。

(2)定时器定时时间为1～59s。到达预定时间时送出一高电平信号(3)定时时间预置方式：个位和十位分别用按键按动方式预置。

(4)两位LED数码管显示定时时间和倒计时时间。

(5)定时器稳定度大于10-5，精度大于10-5。任务要求：完成原理图设计、元器件选型、电路装接与调试、电路性能检测,画出状态转移图,编写设计文档。

设计内容(示例):

第一步：根据设计要求画出电路设计框图，如图11-4-1所示。电路由如下部分构成：

①晶体振荡器电路。晶体振荡器电路给定时器提供稳定准确的32.768kHz的方波信号，可保证定时器的定时准确、稳定。晶体的频率稳定度和精度一般可达10-5。

②分频器电路。分频器电路实现频率的分频，将晶体振荡器产生的32.768kHz的方波经过15级(215＝32768Hz)分频，得到1Hz的方波信号作为定时器的时钟信号。分频器实际上也就是计数器。③0～59预置数控制电路。该电路的功能主要是对减法计数器预置数。根据题目要求,预置的数值为0～59，个位和十位分别用按键方式预置。

④可预置数减法计数器电路。此部分为定时器的核心部分，定时器从预置的数值读秒倒计时，到达预定时间时，送出一个控制信号，供控制外电路使用。

⑤译码电路和LED显示电路。该电路由显示译码驱动和数码管两部分构成。此部分电路用于显示定时器设定时间，并实时显示剩余时间。图11-4-1定时器电路框图第二步：选择器件，确定具体电路。

(1)晶体振荡器是构成高精度定时器的关键。由于晶体有较高的频率稳定度和频率准确度，从而保证了振荡器输出频率的稳定性和准确性,因此,利用晶体产生的高频率稳定度和准确度的输入基准信号就保证了定时器电路的稳定性和高精度。图11-4-2CMOS晶体振荡器图11-4-2所示电路为利用CMOS非门构成的输出为方波的晶体振荡电路。在这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现振荡器U1输出信号的隔离和整形功能，使U2输出的波形为较理想的方波。输出反馈电阻R为U1非门提供偏置，使非门U1电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180°相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。石英晶体振荡电路的频率稳定度和准确度取决于石英晶体，石英晶体振荡器产生的振荡频率取决于石英晶体的固有频率，而与外接电阻、电容无关。石英晶体的谐振频率由石英晶体的结晶方向和外形尺寸所决定，具有极高的频率稳定度和准确度。

(2)14级进位二进制计数器(或分频器)和CD4060B振荡器简介。

CD4060B是由一个可组成振荡器电路的二级非门电路、一级施密特触发器和14级进位二进制计数器等构成的。振荡器可由RC或石英晶体中的任一种电路形式构成；施密特触发器(Schmitttrigger)电路可对输入信号进行整形。

图11-4-3是CD4060B的管脚图及功能框图，图11-4-4是CD4060B的内部框图。图11-4-3CD4060B的管脚图及功能框图图11-4-4CD4060B的内部框图从图11-4-4可以看出，CD4060B由如下两大部分组成：①两级CMOS非门和一个施密特触发器。为第一级非门的输入端,是第一级CMOS非门的输出端，是第二级非门的输出端，后接施密特触发器送入分频电路。②14位二进制计数器部分。待计数的信号(待分频的信号)从两级非门后的施密特触发器输入，从Q4～Q10、Q12～Q14分别输出，在各个端得到相应的分频信号。例如：输入信号为32768Hz的方波信号,从Q14端输出，即经过14级分频，其输出频率为32768/214=2Hz的方波信号。

综上所述，可以利用CD4060B和32768Hz晶体产生高精度的2s时钟信号，再用D触发器构成一级二分频，产生1s的时钟信号,这样定时器所要求的高精度的时钟信号就产生了,如图11-4-5所示。图11-4-51s时钟信号产生电路

(3)0～59预置数控制电路。

根据题意，要求预置数时，个位和十位分别置数。显然，个位用十进制计数器即可，十位可考虑用一个六进制计数器。图11-4-6选用了74390，根据前面的内容我们知道，它的内部有两个独立的二－五－十进制计数器，由一个二－五－十计数器构成十进制计数器给个位置数，另一个二－五－十计数器通过反馈复位法构成六进制计数器给十位置数。根据题意，在图11-4-6中用两个按键分别给个位和十位可变置数，也就是说，按键按动一下计数器加1。图11-4-6中采用了前一个项目中介绍的RS消抖动电路，以去除机械按键按动时产生的毛刺，使按键每按一下，都会产生一个没有毛刺的，波形干净、平滑的脉冲。图11-4-60～59预置数控制电路图

(4)预置数为1~59的减法计数器电路。

减法计数器电路是定时器的核心部分。当完成了预置数后，所需定时的时间就确定了，每经过一个脉冲，减法计数器减1，直至减到0时，即可完成定时功能。脉冲的时钟信号用上述的1s信号，即定时器每经过1s减1，由于1s信号的高精度，从而保证了定时器的高精度。减法计数器电路如图11-4-7所示。图11-4-7预置数为59的减法计数器电路图

(5)译码电路和LED显示电路。

将来自于减法计数器个位和十位的输出Q3Q2Q1Q0连接到译码显示电路，就可以显示定时器的定时时间了。译码显示选用CD4511，其输出