《电工电子技术》课件第11章

第11章组合逻辑电路11.1门电路的基本概念11.2集成逻辑门电路11.3逻辑代数11.4组合逻辑电路的分析和设计11.5常用的组合逻辑芯片小结习题

11.1门电路的基本概念

11.1.1数制

1．计数体制

数制是一种计数的体制。阿拉伯人创造出了“逢十进一”的十进制计数体制，实际上，人类根据生活的需要还采用了很多其他进制，如十二进制、六十进制等。现在常用的计数体制有十进制、二进制、八进制、十六进制等。

1)十进制

十进制是以10为基数的计数体制，它由0，1，2，…，9这10个不同的数码按照一定的规律排列起来表示数值大小。当数码处于不同位置时，其所代表的数值也不同。例如：

(352)D=3×102+5×101+2×100

式中，下标“D”是英文Decimal的缩写，表示十进制数；102、101、100表明数值在该位的“权”，它们都是基数10的幂。数码与权的乘积称为加权系数，代表该数码的实际值，如此处数码3表示300，而数码5表示50，数码2表示数2。因此，十进制数的数值为各位加权系数的和，“逢十进一”，即

(N)D=Kn－1×10n－1+…+K1×101+K0×100

2)二进制

二进制是以2为基数的计数体制，它只有0和1两个数码。二进制数码的数值为各位数码加权系数的和，“逢二进一”，即0+1=1，1+1=10，10+1=11，11+1=100，各位的权都是基数2的幂。例如：

(1101)B=1×23+1×22+0×21+1×20=(13)D

式中，下标“B”是英文Binary的缩写，表示二进制数；23、22、21、20是各位的权。

3)八进制

八进制是以8为基数的计数体制，它由0，1，2，…，7共8个不同的数码按照一定的规律排列，“逢八进一”，各位的权都是基数8的幂。例如：

(352)O=3×82+5×81+2×80=(234)D

式中，下标“O”是英文Octal的缩写，表示八进制数；82、81、80是各位的权。

4)十六进制

十六进制是以16为基数的计数体制，它有0，1，2，…，9，A(10)，B(11)，C(12)，D(13)，E(14)，F(15)共16个不同的数码，“逢十六进一”，各位的权都是16的幂。例如：

(352)H=3×162+5×161+2×160=(850)D

式中，下标“H”是英文Hexadecimal的缩写，表示十六进制数；162、161、160是各位的权。

由上可知，对于同样的数码，如果计数体制不同，其代表的结果相差很大，因此在计数时一定要首先标明是什么进制。表11-1为几种计数体制的对照表。

2．数制转换

不同的计数体制可用来表达相同的数值，而且不同的计数体制在计数时可以相互转换。

1)任意进制数转换为十进制数

将一个非十进制数转换为十进制数只需按权展开，然后按十进制的计数规律相加即可。

【例11-1】将(1101)B、(352)O、(352)H分别转换成十进制数。

解

(1101)B=1×23+1×22+0×21+1×20=(13)D

(352)O=3×82+5×81+2×80=(234)D

(352)H=3×162+5×161+2×160=(850)D

2)十进制数转换为其他进制数

将一个十进制数转换为其他非十进制数时，需要采取“除权取余”法，所得的余数的组合即为其他进制的数。需要注意的是，数码(各次运算的余数)从下往上依次为高位到低位的排列。将十进制数转换为二进制数、八进制数、十六进制数时应分别采用“除2取余法”、“除8取余法”和“除16取余法”。

【例11-2】将(17)D分别转换为二进制数、八进制数和十六进制数。

解根据数制转化的方法分别除2、除8、除16取余：

因此，(17)D=(10001)B=(21)O=(11)H。

3)二进制与八进制、十六进制间的转换

由于八进制的计数基数8为23，十六进制的计数基数16为24，因此，每位八进制数可用3位二进制数构成，每位十六进制数可用4位二进制数构成。所以，在转换时可按照每3位二进制数对应一位八进制数，每4位二进制数对应1位十六进制数的原则相互转换。需要注意的是，二进制数转换为八进制数或十六进制数时，如果位数不够，则可在高位补0，不影响数的大小；八进制数和十六进制数转换为二进制数时，要把高位的0舍掉，这也不影响数的大小。

【例11-3】将二进制数(100110101)分别转换为八进制数和十六进制数。

解根据转换原理把高位补0(不补也可)：

由此可得，(100110101)B=(465)O=(135)H。

【例11-4】将十六进制数3FA和八进制数375分别转换为二进制数。

解根据转换原理：

舍去高位的0，可得

(3FA)H=(1111111010)B

(375)O=(11111101)B11.1.2码制

在数字电路中，一般采用二进制数来进行编码。用二进制数来表示十进制数的编码方法称为二-十进制数码，简称BCD码。由于4位二进制码有16种不同的组合，因此可以选用其中的任意10种组合来代表0~9这10个数码。一旦选定，则其余的6种组合是不允许出现的，或者说是无效的。根据选取方式的不同，可以得到不同的BCD码，常用的有8421码、5421码、2421码等有权码和余3码等无权码。表11-2列举了几种常用的BCD码对照表。11.1.3基本逻辑运算

1．与运算

与运算也称逻辑乘，其逻辑表达式为

F=A·B

其意义为：只有当决定一件事情的所有条件都具备时，这件事情才可以实现。比如，一扇门上有两把锁，则只有当两把钥匙都在的情况下门才可以被打开，否则门就不可以被打开。与逻辑的逻辑符号如图11-1所示。图11-1与逻辑的逻辑符号除了采用逻辑表达式和逻辑图外，还可以将逻辑变量各种可能取值的组合及其对应的逻辑函数值列成表格，即真值表。与运算的真值表如表11-3所示。表中，“0”代表低电平，在输入端表示该条件不具备，在输出端表示该事件不可以实现；“1”代表高电平，在输入端表示该条件具备，在输出端则表示该事件成立。以后在表述逻辑函数时一般只抽象地表明其代表的是高电平还是低电平，而不描述具体的逻辑事件。与运算的运算规则为

0·0=0，0·1=0，1·0=0，1·1=1

与逻辑可以概述为：条件全真，输出为真；条件有假，输出为假。对该逻辑事件抽象后也可简单描述为：有“0”出“0”，全“1”出“1”。如果一个逻辑电路的输入、输出端能实现与运算，则该电路称为“与门”电路，简称“与门”。

2．或运算

或运算也称逻辑加，其逻辑表达式为

F=A+B

其意义为：决定一件事情的所有条件只要有一条具备，这件事情就可以实现。比如，一个房间有两扇门，每扇门上有一把锁，则两把锁的钥匙中，只要有一把钥匙在，门就可以被打开。或运算的真值表如表11-4所示。

或逻辑的逻辑符号如图11-2所示。图11-2或逻辑的逻辑符号或运算的运算规则为

0+0=0，0+1=1，1+0=1，1+1=1

或逻辑可以概述为：条件有真，输出为真；条件全假，输出为假。或逻辑也可简单总结为：全“0”出“0”，有“1”出“1”。如果一个逻辑电路的输入、输出端能实现或运算，则此电路称为“或门”电路，简称“或门”。

3．非运算

非运算是对一个逻辑变量的否定，其逻辑表达式为

当条件为真时，事件发生所出现的结果必然是与这种条件相反的结果。

其逻辑符号如图11-3所示。图11-3非逻辑的逻辑符号非运算的运算规则为

非逻辑运算可概述为：条件为真，输出为假；条件为假，输出为真。如果一个逻辑电路的输入、输出端能实现非运算，则此电路称为“非门”电路，简称“非门”。

4．复合逻辑运算

用“与”、“或”、“非”三种基本逻辑运算的不同组合可以构成各种复合逻辑，如把“与”门的输出端接到“非”门的输入端，则总的输出与输入的逻辑关系为“与非”。表11-5列出了各种常用的复合逻辑运算函数的表达式及其相应的逻辑门电路的代表符号，以便于比较和应用。

11.2集成逻辑门电路

11.2.1

TTL逻辑门电路

1．TTL与非门电路

TTL与非门电路的输入端采用了多发射极的三极管，如图11-4所示，其每个发射极都可以独立构成一个发射结，只要有一个发射结正向偏置，就可以促使三极管进入放大或饱和区，多个发射极并联构成一个面积较大的组合发射极。

图11-4

TTL与非门电路图11-5是两种TTL与非门的外引线排列图。其中，图(a)为74LS00，表示2输入端四与非门；图(b)为74LS20，表示4输入端双与非门。一片集成逻辑门电路内的各个逻辑门互相独立，可以单独使用，但所有的逻辑门共用电源和地。图11-5两种与非门的外引线排列图

1)输出高电平UOH和输出低电平UOL

UOH和UOL分别表示输出端的电平为高或者低，对于TTL与非门来说，其典型值分别为3.6V和0.3V。实际门电路中它们并不是恒定值。考虑到元件参数的差异及实际使用时的情况，一般规定输出高电平的下限值和输出低电平的上限值分别为2.7V和0.5V。

2)门槛电压UTH

门槛电压也称阈值电压，是输入电压使晶体管V5截止与导通的分界线，也是使输出端为高、低电平的分界线时的输入电压。实际上，门槛电压有一定的范围，通常取UTH=1.4V。一般使用中，规定最小输入高电平为2.0V，称为开门电平；最大输入低电平为0.9V，称为关门电平。若输入电压大于开门电平，则输入一定为高电平；若输入电压低于关门电平，则输入一定为低电平。开门电平和关门电平在使用时是非常重要的参数，它们反映了电路的抗干扰能力。

3)扇入和扇出系数

TTL门电路的扇入系数定义为单个门的输入端的个数，如一个4输入端的与非门其扇入系数为4。扇出系数是指输出端最多能带同类门的个数，它反应了与非门的最大负载能力。一般TTL与非门电路的扇出系数为8~10。性能较好的门电路的扇出系数最高可达50。

4)传输延迟时间

传输延迟时间是一项动态指标。与非门输出端电压的动态波形比输入电压波形总有一定的延迟。平均延迟时间一般为3~10ns。延迟时间越短，则动作越迅速，开关速度越快，工作频率也越高。

2.三态输出“与非”门电路

三态输出“与非”门电路与前述门电路不同，其输出端除了高电平和低电平外，还可以出现高阻状态。所谓高阻，即该逻辑门没有输出信号，其输入和输出之间相当于一个断开的开关，输出端没有信号。图11-6是三态输出“与非”门电路及其图形符号。其中，A、B为输入端，二极管VD用来构成控制端E(也称“使能端”)。图11-6三态输出“与非”门电路及其图形符号

3．集成TTL逻辑门芯片系列

表11-6列出了74系列芯片的重要参数。

表11-7列出了74LS系列集成电路的型号及功能。11.2.2

CMOS系列

1．CMOS反相器

CMOS反相器的基本电路如图11-7所示。当输入电压(低电平)低于NMOS管的开启电压时，NMOS管截止，PMOS管导通，输出uo≈UDD为高电平；反之，输出为低电平。图11-7

CMOS反相器

2．CMOS传输门

将两个参数完全对称的增强型NMOS管和PMOS管并联可构成CMOS传输门，其逻辑符号如图11-8所示。当控制极电压C＝UDD，C＝0时，uo=ui，此时称传输门开通；反之，当

C＝UDD，C＝0时，输入和输出之间呈现高阻状态，此时输入信号不能传输到输出端，称为传输门关闭。

由于MOS管中源极和漏极可互换使用，因此CMOS传输门的输出和输入可以互换使用。图11-8

CMOS传输门的逻辑符号

3.集成CMOS逻辑门芯片系列

和集成TTL逻辑芯片相比，CMOS芯片具有功耗低、工作电源电压范围宽、噪声容限大、输入阻抗高、扇出系数大等优点，特别是由于其集成度高，因而在中大规模集成电路中获得了广泛应用。日常生活中用的CMOS逻辑门有CMOS4000系列和高速CMOS系列(简称HCMOS)等。HCMOS系列比普通的CMOS4000系列具有更高的工作频率和更强的输出驱动负载能力，因而是一种很有发展前途的CMOS器件。*11.2.3

TTL和CMOS电路的接口

1.TTL电路驱动CMOS电路

由TTL电路驱动CMOS电路时，主要考虑TTL电路输出的高电平是否满足CMOS电路输入电平的要求。在电源电压都为5V时，TTL电路的输出高电平约为2.7V，而CMOS4000系列的输入高电平为3.5V，这使得它们的接口之间产生了问题。通常在TTL电路的输出端和电源之间接一个上拉电阻。

由于CC74HCT系列在制造时已经考虑了与TTL电路的兼容问题，因此TTL的输出端可直接与CC74HCT系列的输入端相连，不需要另外再加其他器件。

TTL与CMOS电路之间的接口也可采用CMOS电平转换器来实现。

2.CMOS电路驱动TTL电路

由CMOS电路驱动TTL电路时，主要考虑CMOS电路输出低电平时的电流能否驱动TTL电路，使用时可以把同一芯片上的多个CMOS门并联使用，也可在CMOS电路的输出端和TTL电路的输入端之间接入CMOS驱动器。

11.3逻辑代数

11.3.1逻辑代数的基本定律和基本规则

1．基本运算法则和基本定律

根据基本逻辑运算，可推导出逻辑代数的基本定律。

(1)基本运算法则:

(2)基本定律：

·交换律：A·B=B·A，A+B=B+A。

·结合律：ABC=A(BC)，A+B+C=A+(B+C)。

·分配律：A(B+C)=AB+AC，A+BC=(A+B)(A+C)。

证明

(A+B)(A+C)=A+AB+AC+BC=A(1+B+C)+BC=A+BC

·反演律：

证明当A=0时，有

当A≠0时，必有A=1，此时

因此，在任何情况下都有反演律成立。此外，也可采用真值表法证明。真值表法也称为穷举法，即列举出输入端可能出现的所有组合，如果两个函数的输出完全相同，则这两个函数等价。表11-8列出了反演律中各逻辑函数的真值表。由表11-8可知，反演律是始终成立的。反演律又称摩根定律，是DeMogen’sLaw的音译。

·吸收律：

2．基本规则

1)代入规则

在任何一个含有变量X的等式中，如果将等式两边所有出现变量X的位置都代之以另外一个逻辑函数Y，则等式仍然成立。例如，对于吸收律A(A+B)=A，同时以A+C代替A，则变为(A+C)(A+C+B)=A+C，经过证明可发现，变化后的定律仍然成立。利用代入规则可以扩大公式的应用范围。例如，对于摩根定律如果同时以BC代替B，则原定律变为新的定律这样就可把摩根定律扩展到无限多个变量的情况。

2)对偶规则

如果将任何一个逻辑函数中的“·”变成“+”，“+”变成“·”，“0”变成“1”，“1”变成“0”，其他所有的逻辑变量都保持不变，这样所得到的新的逻辑函数式就是原函数式的对偶式。所谓对偶规则，是指当两个逻辑函数相等时，它们的对偶式也一定相等。利用对偶规则可以从已知公式中获得更多公式，也可简化公式的记忆。例如，对A(B+C)=AB+AC作对偶变换可得(A+B)(A+C)=A+BC；对A+AB=A作对偶变换可得A(A+B)=A；对0·A=0，1·A=A，A·A=A，A·A=0四个公式分别作对偶变换可得1+A=1，0+A=A，A+A=A，A+A=1。

3)反演规则

如果将任何一个逻辑函数中的“·”变成“+”，、“+”变成“·”，“0”变成“1”，“1”变成“0”，其他所有的原变量换成非变量，所有的非变量换成原变量，则所得到的新的逻辑表达式为原表达式的非电路，这个规则称为反演规则。利用反演规则可以很容易地计算一个逻辑函数的非函数。这样在实际电路中如果某函数的表达式比较复杂，则可以先计算出其非函数的表达式，然后计算原函数的表达式。

【例11-5】已知某逻辑电路的真值表如表11-9所示，写出逻辑表达式并化简。

解

则

直接写出表达式，化简亦可得出相同结论，读者可自行分析。11.3.2逻辑代数的化简和证明

根据逻辑表达式可以绘出相应的逻辑图，但直接根据逻辑要求写出的逻辑表达式一般比较繁琐，画出的逻辑图也较复杂。为了简化电路和节省器件，应首先对逻辑表达式进行化简。

逻辑表达式化简后的特点为：所用的门的类型和个数都比较少。一般的化简方法有并项、吸收、配项等。并项法是利用的特点把多项合并成一项并消去多余的变量。例如：

吸收法就是利用吸收律消去多余的项。例如：

配项法是先利用增加必要的乘积项，再利用并项法或吸收法使项数减少。例如吸收律第三式的证明：

【例11-6】化简逻辑函数

解

【例11-7】化简逻辑函数

解

11.4组合逻辑电路的分析和设计

11.4.1组合逻辑电路的分析

组合逻辑电路的分析一般由以下几个步骤组成：

(1)根据给定的逻辑电路写出输出逻辑函数式。首先从输入端向输出端逐级写出各个门的输出对其输入的逻辑表达式，然后写出整个逻辑电路的输出状态对输入变量的逻辑函数，并对写出的逻辑函数式进行化简，即可求出输出逻辑函数的最简表达式。

(2)列出逻辑函数的真值表。将输入变量的状态以自然二进制数顺序的各种取值组合代入逻辑函数式，求出相应的输出状态并填入表中，即可得到逻辑函数的真值表。

(3)分析逻辑功能。根据真值表的特点分析该电路的逻辑功能。

【例11-8】分析图11-9所示电路的逻辑功能。

解写出函数的逻辑表达式并化简可得：图11-9例11-8图列出该逻辑函数的真值表，如表11-10所示。

由表11-10可见，该电路具有表11-5所示的异或门的逻辑功能，即“相同出0，不同出1”。该电路在日常生活中也有封装过的芯片，可直接使用，其逻辑符号

如果某电路具有“相同出1，不同出0”的逻辑功能，则这样的电路称为同或门。同或门电路直接用符号F=A⊙B来表示，其输出真值表和异或门刚好相反，其电路可由读者自行设计。11.4.2组合逻辑电路的设计

逻辑电路的设计主要有以下步骤：

(1)确定逻辑变量。根据设计要求，对输入、输出逻辑变量进行分析并规定变量的逻辑状态。

(2)列真值表。根据题设要求及以上分析，列出该逻辑问题的真值表。

(3)写表达式。根据列出的真值表写出逻辑表达式并化简。在写逻辑表达式时，要注意表达式应写成真值表中输出为“1”的或门组合，写出的每个最小项应为所有的输入因子相“与”，输入为“0”项的应写成反变量的形式，输入为“1”的应写成原变量的形式。

(4)画逻辑图。按照给定的要求(如使用与非门)对逻辑式进行变换，并画出相应的逻辑图。

【例11-9】设计一个三人(A，B，C)表决多数赞成且A有否决权的电路，表决结果用指示灯来表示，指示灯亮时表示方案通过，否则，表示方案不通过。

解首先确定逻辑变量。三个人中，某人赞成时用“1”表示，否则用“0”表示，方案通过时用“1”表示，否则用“0”表示。

列真值表，如表11-11所示。由真值表写出逻辑表达式并化简可得：

画出逻辑图，如图11-10所示。图11-10例11-9图

【例11-10】某工厂有A、B、C、D四个车间，按照生产订单的多少可以选择关闭一些车间。现要求至少有两个车间开门，若B车间开门，则A车间也必须开门，C、D车间不能同时开门。若上述要求不能满足，则报警灯亮，请设计该电路。若不要求至少开两个车间，重新设计该电路。

解首先确定逻辑变量，车间开门为“1”，不开门为“0”，要求至少开两个车间时报警灯用F表示，不要求至少开两个车间时报警灯用F′表示，灯亮用“1”表示，不亮用“0”表示。根据题意列真值表，如表11-12所示。由真值表写出逻辑表达式得

化简该逻辑表达式得

11.5常用的组合逻辑芯片

11.5.1加法器

加法器是数字系统特别是计算机的数字系统中的基本部件之一。其功能是完成二进制数的算术加法运算。

1．半加器

所谓半加器，就是只能够完成两个同位二进制数相加，不考虑低位来的进位信号的加法器。半加器一般用在多位二进制数相加时的最低位，也可用来构成全加器。其有两个输入端(被加数A和加数B)和两个输出端(本位和S及进位信号C)。

根据二进制加法的运算规则可列出半加器的真值表，如表11-13所示。

半加器的电路图如图11-11所示。其中，图(a)为由与非门组成的逻辑图，图(b)为半加器的图形符号。图11-11半加器的电路图

2．全加器

当多位二进制数相加时，半加器只能用于最低位求和。但是当其他位相加时，除了加数和被加数以外，还要考虑来自低位的进位，这时就需要全加器。全加器的真值表如表

11-14所示。全加器可由与非门来实现，也可以直接由两个半加器和一个或门组成，其电路图如图11-12所示。其中，图(a)为逻辑图，图(b)为逻辑符号。

图11-13是由4个全加器组成的逻辑电路，它可实现两个4位二进制数相加，可以输出本位和及向最高位的进位。其具体工作原理读者可自行分析。图11-12全加器的电路图图11-13

4位加法器的电路图11.5.2编码器

1．二-十进制编码器

二-十进制编码器就是将十进制的10个数码0、1、2、3、4、5、6、7、8、9编成二进制代码。

由于输入有10个数码，因此对应的输出至少需要四位二进制代码，但四位二进制代码共有16种状态，可以用其中任意10种状态进行编码。最常用的编码方式是取其前10种组合，其逻辑真值表如表11-15所示。由真值表写出逻辑表达式为

由逻辑表达式可以画出逻辑图，如图11-14所示。计算机键盘的输入电路就是由这样的编码器组成的。图11-14编码器的逻辑电路图

2．优先编码器

在前面讨论的逻辑电路中，输入信号是相互排斥的，不允许同时对2个信号进行编码，但在优先编码器中则不存在这个问题。优先编码器允许多个输入信号同时请求编码，但是电路只对所有请求编码的信号中优先级别最高的信号进行编码。

在优先编码器中，优先级别高的编码信号排斥优先级别低的，至于优先权顺序，则可根据实际需要来确定。图11-15所示为二-十进制优先编码器74LS147的逻辑功能示意图。表11-16是其逻辑功能表。图11-15

74LS147的逻辑功能示意图11.5.3译码器

1.二进制译码器

二进制译码器有两位、三位、四位等多种译码器。三位二进制译码器也称为3-8线译码器。最常用的是74LS138型译码器，它有两个控制端和一个使能端。图11-16是74LS138型3-8线译码器的外引线排列图。表11-17是其逻辑功能表。当STA=1且时，门电路解除封锁，译码器工作。由于输出低电平有效，因此译码器的输出提供了输入变量所有最小项的反。图11-16

74LS138的外引线排列图当用到多位译码器时，可用多片译码器进行扩展。图

11-17为用两片74LS138构成4-16线译码器的逻辑电路图。其中，芯片(1)为低位片，芯片(2)为高位片，E为使能端。图11-17

74LS138构成的4-16线译码器其工作情况如下:

E=1时，两个芯片都不工作，输出全部为高电平。

E=0时，译码器工作。

当A3=0时，低位片74LS138工作，此时输出的输出状态由输入二进制代码决定，但是高位片的STA=A3=0，高位片被封锁不能工作，输出全部为高电平。

当A3=1时，高位片74LS138工作，此时输出由输入二进制代码决定，但是低位片的低位片被封锁不能工作，输出全部为高电平。

由于二进制译码器的每一个输出端都对应一个最小项，输出包含输入变量的全部最小项，而所有逻辑函数都可以用最小项之和来表示，因此，用译码器和门电路能实现任何一个组合逻辑函数。图11-18是用译码器实现例11-9的要求的逻辑电路。输出为图11-18

74LS138构成组合逻辑电路

2.二-十进制译码器

二-十进制译码器的逻辑功能是将8421BCD码转换成10个对应的输出信号。它有4个输入端和10个输出端，是一种4-10线译码器。图11-19是二-十进制译码器的外引线排列图，其输出低电平有效。图11-19

4-10线译码器的外引线排列图

3.显示译码器

显示译码器一般在一个芯片上集成译码器和驱动器两部分，其输入多为8421BCD码，输出多用于驱动显示器件。常见的七段数字显示器件一般分为半导体数码显示器(LED)和液晶显示器(LCD)两种。其中，LED的特点是体积小，寿命长，可靠性高，亮度高，工作电压低，响应速度快，但是功耗较大；LCD的特点是功耗低，但是亮度不高。图11-20所示为七段译码显示器的外形及显示的数字，利用字段的组合，可分别显示0~9及A~F等16个数字。图11-20七段译码显示器的外形及显示的数字11.5.4数据选择和分配器

在多路数据传输过程中，经常需要将其中的某一路信号挑选出来进行传输。数据选择器的功能就是根据地址码的要求，从多路输入数据中选择其中一路送到唯一的公共数据输出端。它相当于一个单刀多掷开关，由地址码决定开关位置。图11-21是四选一数据选择器的逻辑电路。其中，A1和A0是地址选择端；D0~D3是数据输入端；Y是信号输出端；是低电平有效的使能端，当=1时，输出始终被锁定为低电平，当

=0时，数据选择器工作。图11-21四选一数据选择器的逻辑电路图11-22是一种典型的集成数据选择器74LS151的外引线排列图。它有3个地址选择端、8个数据输入端和1个使能控

制端G，并且具有两个互补的输出端W和Y。其逻辑功能如表11-18所示。图11-22

74LS151的外引线排列图数据选择器除了用于信号的选择外，还可以用来构成组合逻辑电路。图11-23是由数据选择器构成的多路异或门电路，输出图11-23由数据选择器构成的多路异或门数据分配器的功能是根据地址信号的要求，将一个输入数据分时分别送到多个输出端中指定的通道输出。图11-24是2-4线数据分配器的逻辑图。其中，D是数据输入端，A1和A0是地址信号分配端，Y0~Y3是数据输出端。数据分配给哪端输出是由A1和A0共同决定的。如果有三个地址分配端，则构成

3-8线数据分配器，可控制8路输出。图11-25是由译码器构成的3-8线数据分配器。图11-24

2-4线数据分配器的逻辑图图11-25由译码器构成的3-8线数据分配器小结

一、基本要求

1.熟练掌握各种计数制间的转换。

2.了解各种码制的特点。

3.熟练掌握基本逻辑的功能。

4.了解TTL逻辑门和CMOS门的特点及应用场合。

5.掌握逻辑代数的化简方法。

6.熟练掌握一般组合逻辑电路的分析和设计方法。

7.了解常用的组合逻辑部件。

二、内容提要

1.数字系统中常用二进制来表示数据和指令。所谓二进制，就是以2为基数的一种计数体制。除了二进制以外，还有十六进制和八进制等其他进制。任意两种计数体制之间都可以互相转换。为了更容易使计算机