《电子技术基础》课件1课题十

课题十组合逻辑电路10.1组合逻辑电路的分析与设计

10.2组合逻辑部件

10.3竞争与冒险

10.1组合逻辑电路的分析与设计

10.1.1组合逻辑电路的分析如果数字电路的输出只决定于电路当前输入，而与电路以前的状态无关，这类数字电路就是组合逻辑电路。对组合逻辑电路的分析，就是根据给定的电路，确定其逻辑功能。对于比较简单的组合逻辑电路，通过列写逻辑函数式或真值表及化简等过程，即可确定其逻辑功能。对于较复杂的电路，则要搭接实验电路，测试输出与输入变量之间的逻辑关系，列成表格（功能表），方可分析出其逻辑功能。

(2)列出函数的真值表，如表10.1所示。所谓真值表，是在表的左半部分列出函数中所有自变量的各种组合，右半部分列出对应于每一种自变量组合的输出函数的状态。

(3)可见该电路是判断三个变量是否一致的电路。例10.1

分析图10.1所示电路的逻辑功能。

解（1）写出该电路输出函数的逻辑表达式。图

10.1不一致判定电路

ABCZ00000011010101111001101111011111表10.1真值表例10.2

分析图10.2所示电路的逻辑功能。解该电路有八个输出端,当E1=1、不成立时，与门输出低电平0，封锁了输出端八个与非门，电路不能工作；当E1=1、成立时，上述封锁作用消失，输出端的状态随输入信号A2、A1、A0的变化而变化，电路工作。E1、、三个输入端可以使电路工作或者不工作，故称它们为使能端。图10.23-8译码器逻辑电路图

当A2A1A0=101时，A1的低电平使、、、输出高电平，A0的高电平进一步使、输出高电平，A2的高电平进一步使输出高电平。这样，只有输出低电平。因而得到的逻辑表达式为用同样的方法，可以写出所有输出端的逻辑表达式如下：根据上述表达式可列出如表10.2所示的真值表。

表10.2真值表

依据上述分析，可以看出，对应于A2、A1、A0八种组合中的每一种组合，八个输出端中只有对应的一个端子输出0，其它输出端都输出1。这就是这个电路能完成的逻辑功能。这个电路是我们将要讲到的译码器中的集成译码器74LS138的内部电路。

10.1.2组合逻辑电路的设计

组合逻辑电路的设计，一般分下述几个步骤：

(1)根据给定的设计要求，确定哪些是输入变量，哪些是输出变量，分析它们之间的逻辑关系，并确定输入变量的不同状态以及输出端的不同状态，哪个该用1表示，哪个该用0表示。

(2)列真值表。在列真值表时，不会出现或不允许出现的输入变量的取值组合可不列出。如果列出，就在相应的输出函数处画“×”号，化简时作约束项处理。

(3)用卡诺图或公式法化简。

(4)根据简化后的逻辑表达式画出逻辑电路图。

例10.3

交叉路口的交通管制灯有三个，分红、黄、绿三色。正常工作时，应该只有一盏灯亮，其它情况均属电路故障。试设计故障报警电路。

解设定灯亮用1表示，灯灭用0表示；报警状态用1表示，正常工作用0表示。红、黄、绿三灯分别用R、Y、G表示，电路输出用Z表示。列出真值表如表10.3所示。RYGZ00010010010001111000101111011111表10.3真值表图10.3报警电路卡诺图作出卡诺图(图10.3)，可得到电路的逻辑表达式为若限定电路用与非门作成，则逻辑函数式可改写成

据此表达式作出的电路如图10.4所示图10.4电路逻辑图10.2组合逻辑部件10.2.1编码器

所谓编码，就是用二进制码来表示给定的数字、字符或信息。一位二进制码有0、1两种状态，n位二进制码有2n种不同的组合。用不同的组合来表示不同的信息，就是二进制编码。1、二—十进制编码器二—十进制编码器是指用四位二进制代码表示一位十进制数的编码电路,也称10线4线编码器。最常见是8421BCD码编码器,如图10.5所示。其中,输入信号I0~I9代表0~9共10个十进制信号,输出信号Y0~Y3为相应的二进制代码。由图10.5可知，各位输出的逻辑函数式为：图10.58421BCD码编码器功能表图10.68421BCD编码器2、优先编码器优先编码器允许多个输入信号同时有效,但它只按其中优先级别最高的有效输入信号编码,对级别较低的输入信号不予理睬。常用的优先编码器有104线(如74LS147)、83线(74LS148)等。74LS148是8--3线优先编码器,其逻辑符号如图10.7所示,逻辑功能表如表10.8。图10.774LS148逻辑符号图10.88-3线优先编码器逻辑功能表10.2.2译码器译码是编码的逆过程。译码器将输入的二进制代码转换成与代码对应的信号。若译码器输入的是n位二进制代码，则其输出端子数N≤2n。N=2n称为完全译码，N<2n称为部分译码。

1.3-8译码器

在10.1.1中提到的74LS138，就是用三位二进制码输入，具有八个输出端子的完全译码器。它的三个输入端的每一种二进制码组合，代表某系统的八种状态之一。当八种状态的某一种状态存在而向74LS138三个输入端输入对应于该状态的二进制码时，八个输出端中对应于这个状态的输出端输出低电平，其它输出端输出高电平。

图10.9是某系统存储器寻址电路，用74LS138产生内存芯片片选信号。该系统地址码有16位(A15～A0)，用了八片容量为2K×8的ROM存储芯片(图中只画出了三片)。图10.9存储器寻址电路实例

2.8421BCD码译码器

这种译码器的输入端子有四个，分别输入四位8421BCD二进制代码的各位，输出端子有10个。每当输入一组8421BCD码时，输出端的10个端子中对应于该二进制数所表示的十进制数的端子就输出高/低电平，而其它端子保持原来的低/高电平。

74LS42是8421BCD码译码器，其逻辑符号如图10.10所示。图

10.1074LS42逻辑符号

3.显示译码器

如果BCD译码器的输出能驱动显示器件发光，将译码器中的十进制数显示出来，这种译码器就是显示译码器。显示译码器有好多种，下面以控制发光二极管显示的译码电路为例，讨论显示译码器的工作过程。图10.11所示为由发光二极管组成的七段显示器字型图及其接法。a～g七段是七个发光二极管，有共阴极和共阳极两种接法。共阴极接法时，哪个管子的阳极接收到高电平，哪个管子发光；共阳极接法时，哪个管子阴极接收到低电平，哪个管子发光。例如，对共阴极接法，当a～g=1011011时，显示数字“5”。图10.11发光二极管组成的七段显示器及其接法

(a)外形；(b)共阳极接法；(c)共阴极接法

74LS48是控制七段显示器显示的集成译码电路之一，其引线排列图如图10.12所示。A、B、C、D为BCD码输入端，A为最高位,Ya～Yg为输出端，分别驱动七段显示器的a～g输入端，高电平触发显示，可驱动共阴极发光二极管组成的七段显示器显示。其他端为使能端。图10.1274LS48引线排列图

10.2.3数据选择器和数据分配器

1.数据选择器

根据地址码从多路数据中选择一路输出的器件，叫数据选择器。利用数据选择器，可将并行输入的数据转换成串行数据输出。图10.13所示为集成八选一数据选择器74LS251的逻辑符号。图10.1374LS251逻辑符号

分时传送四位十进制数并显示的电路如图10.14所示。四个七段显示器的输入端并接在显示译码器的七个输出端。千位的四位BCD码，在A1A0=11时由四块数据选择器的D3传送。百位、十位、个位依次在A1A0为10、01、00时由各选择器的D2、D1、D0传送。在千位数字被传送时，A1A0=11，权位选择器的Y3被译出，选通千位七段显示器显示，随后其它各位依次显示。图10.14用数据选择器实现分时数字显示要实现本题所要求的逻辑功能，须使

这样，只要D0=0，D1=C，D2=C，D3=1即可。例10.4

利用四选一数据选择器实现逻辑功能解四选一数据选择器的逻辑符号如图10.15所示。A1、A0为地址码，D0～D3为数据输入端，Y为输出。若将逻辑变量A、B作为地址码A1、A0，那么，输出函数就为图10.15四选一数据选择器逻辑符号

2.数据分配器数据分配器有一个输入端，多个输出端。由地址码对输出端进行选通，将一路输入数据分配到多路接收设备中的某一路。图10.16所示为8路数据分配器逻辑符号。当地址码A2A1A0=011时，Y3=D，余类推。分配器也能多级连接，实现多路多级分配。图10.17中五个四选一分配器构成16路分配器。五个分配器用同样的地址码A1、A0，请读者分析电路工作过程。图

10.16

8路数据分配器逻辑符号

图10.17分配器的输出扩展10.2.4数据比较器数据比较器是对两个位数相同的二进制数进行比较以判定其大小的逻辑电路。图10.18为集成比较器74LS85的逻辑符号，表10.5是其功能表。图10.1874LS85逻辑符号表10.474LS85功能表图10.1974LS85组成的八位二进制数比较器10.2.5全加器

进行二进制加法时，除本位的两个加数An、Bn相加外，还要加上低位的进位Cn-1。这种加上低位进位的加法叫全加，能实现这种功能的电路叫全加器。全加器的输出有本位Sn和向高位的进位Cn。全加器的真值表如表10.5所示。AnBnCn-1SnCn0000000110010100110110010101011100111111输入输出表10.5全加器真值表根据真值表，可写出全加器输出Sn和Cn的表达式如下：对上面两式可作如下转换：图10.20全加器逻辑电路(a)电路；

(b)逻辑符号

用异或门等门电路组成的全加器及其逻辑符号如图10.20所示。10.3竞争与冒险

10.3.1竞争

在组合逻辑电路中，若某个变量通过两条以上途径到达输出端，由于各条途径的传输延迟时间不同，故同一个变量沿不同途径到达输出端的时间就有先有后，这一现象称为竞争。经多途径向输出端传递的变量称为有竞争能力的变量。

10.3.2冒险组合逻辑电路中某一具有竞争能力的变量变化时，如果输出端的状态在短暂时间里偏离应有状态进入另一状态，后又退回应有状态，这种现象叫做冒险。图10.21(a)所示电路的逻辑功能为F=AC+B，当变量B=C=1时，F=A+。当A处于稳态时，不论A取何值，F恒为1。

图10.21具有竞争能力的电路实例

10.3.3冒险现象的判断

1.代数法

依据电路，写出逻辑函数式。先找出具有竞争能力的变量，然后使其它变量取各种可能的组合值，判断是否有A+A和AA状态发生而产生冒险现象。

例10.5

判断逻辑函数F=AB+C+A的电路是否会发生冒险现象。

解由于B和C在函数式中以互补状态出现，因此具有竞争能力。先判断变量B是否会产生冒险。令A、C两变量取各种可能值的组合，算出对应的F。容易得到，在AC取00、01和11时，输出F的值是定值，AC=11时，F=B+，所以有冒险现象。用同样的办法可以得到，AB=10时，F=C+，变量C也会产生冒险现象。

例10.6

判断逻辑函数为F=(A+B)(B+C)(A+C)的电路是否会发生冒险现象。

解A、B两变量可能产生冒险现象。代入变量B和C的各种组合值计算F，当B=C=0时，F=AA，所以变量A能产生冒险。当A=C=0时，F=BB，所以变量B能产生冒险。2.卡诺图法

用卡诺图法判断冒险现象直观、方便。当卡诺图中圈出的相邻方格组相切时，则有冒险现象发生。但方格组的圈法与用卡诺图化简时有区别。对例10.5所讨论的函数F=AB+BC+AC来说，其卡诺图如图10.20(a)所示。粗看起来，这个卡诺图可圈一个二格组和一个四格组。这时的函数为F=A+BC，没有相切的小方格,似乎没有冒险现象发生。但是，函数F=A+BC的电路已不是原来函数F=AB+BC+AC的电路，因而不能反映原电路是否存在冒险。用原来函数作出的卡诺图，应是图10.20(a)所示的与原来三个与项对应的三个方格组，右边两个方格组相切，相切处两个小方格(下排中间两格)反映的关系是A=C=1，是发生F=B+B冒险现象的情况。------

所以，用卡诺图判断其逻辑函数用与-或表达式表达的电路是否产生冒险现象时，要用原来的函数作出卡诺图，几个与项就圈出几个对应方格组。若有方格组相切，则能使方格组相切处小方格同时成立的条件就是发生A+A型冒险的条件。