数字电子技术试卷7

数字电子技术试卷第5页，共4页数字电子技术试卷7一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。错填、不填均无分。1．(32.6)10=()8421BCD。2．由4个逻辑变量组成的最小项记为mi，最大项记为Mj，则=M。3．三态门的输出状态有高电平、低电平和。4．常用的三种模数转换方式分别是：并行比较型、逐次逼近型、。5．若最简状态表中的状态数为10，则所需的状态变量数至少应为。6．的反函数。7．=。8．JK触发器的特性方程是：。9．由于从输入到输出的过程中不同通路上门的级数不同，或者门电路平均延迟时间的差异，可能使逻辑电路产生错误输出，这种现象称为。10．如图1所示电路，则Qn+1＝。图1二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。11．要构成容量为4K×8位的RAM，需要片容量为256×4位的RAM。【】A．2

B．4

C．8

D．3212．下列函数中等于A的是。【】A．A＋1B．C．D．A（A+B）13．十六进制数（101）H所对应的二进制数和十进制数分别为。【】A．100000001B，255DB．100000001B，257DC．10000001B，255DD．10000001B，257D14．图2所示门电路的逻辑表达式是。【】A．B．F=ABC．F=A⊕BD．F=A+B图215．基本SR锁存器如图3所示，欲使该锁存器Qn+1＝Qn，则输入信号应为。【】A．B．C．，D．，图316．一个16选1的数据选择器，其地址输入端有。【】A．1个B．2个C．4个D．16个17．异步时序电路和同步时序电路比较，其差异在于。【】A．没有触发器B．没有统一的时钟脉冲控制C．没有稳定状态D．输出只与内部状态有关18．逻辑电路如图4所示，其逻辑函数Y的表达式式为。【】A．B．C．D．图419．由两片1024×4位的芯片连成的存储系统如图5所示，该系统的存储容量是。【】A．1024×4位B．2048×8位C．1K×位8D．4096×4位图520．逻辑电路如图6所示，若C=0，则F为。【】A．工作状态 B．高阻状态 C．断开状态D．以上各项都不是图6三、分析题（本大题共6小题，每小题8分，共48分）21．化简题：（1）用代数法化简函数。（2）用卡诺图化简逻辑函数求出最简“与-或”表达式。F（A,B,C,D）=∑m（0,1,2,4,6,8,9）+∑d（11,12,14），22．已知电路如图7所示，写出F1、F2、F3和F与输入之间的逻辑表达式。图723．证明图8（a）、（b）两电路具有相同的逻辑功能。（a）（b）图824．根据如图9所示电路画出输出波形L。设L的初始状态为0。图925．一逻辑电路如图10所示，试画出时序电路部分的状态图，并画出在CP作用下2—4译码器74LS139输出、、、的波形，设Q1、Q0的初态为0。2线—4线译码器的逻辑功能为：当时，电路处于工作状态，，，，。图1026．由555定时器、3位二进制加计数器、理想运算放大器A构成如图11所示电路。设计数器初始状态为000，且输出低电平VOL=0V，输出高电平VOH=3.2V，Rd为异步清零端，高电平有效。（1）说明虚框（1）、（2）部分各构成什么功能电路？（2）虚框（3）构成几进制计器？（3）对应CP画出vO波形，并标出电压值。图11四、设计题（本大题共2小题，每小题11分，共22分）27．用与非门设计表决电路，要求A、B、C三人中只要有半数以上同意，决议就能通过。但同时A还具有否决权，即只要A不同意，即使多数人意见也不能通过。28．用同步四位二进制计数器74161构成码制为余3BCD码的十进制计数器。画出状态