南京工业大学《数字逻辑设计》2021-2022学年期末试卷

自觉遵守考场纪律如考试作弊此答卷无效密自觉遵守考场纪律如考试作弊此答卷无效密封线第1页，共3页南京工业大学

《数字逻辑设计》2021-2022学年期末试卷院(系)_______班级_______学号_______姓名_______题号一二三总分得分一、单选题（本大题共20个小题，每小题2分，共40分．在每小题给出的四个选项中，只有一项是符合题目要求的．）1、数字逻辑中的计数器可以按照不同的进制进行计数。一个六进制计数器，需要几个触发器来实现？A.三个。B.四个。C.不确定。D.根据计数器的类型判断。2、在数字逻辑电路中，数据选择器可以根据多个控制信号选择不同的输入数据。一个16选1数据选择器，需要多少个控制信号？A.4个。B.5个。C.不确定。D.根据数据选择器的类型判断。3、对于一个由D触发器构成的计数器，若要实现模5计数，至少需要几个D触发器？A.2B.3C.4D.54、在数字逻辑设计中，如何用逻辑门实现一个6输入的或门？A.可以用多个或门级联实现。B.可以用与门和非门组合实现。C.不确定。D.或门不能用其他逻辑门5、在数字逻辑电路中，若要实现一个能对两个4位二进制数进行相加并产生进位输出的加法器，以下哪种集成电路芯片可能是最合适的选择？A.74LS85B.74LS138C.74LS151D.74LS1616、在数字电路中，能够将输入的特定代码转换为相应的输出信号以控制外部设备的电路是？A.编码器B.译码器C.数据分配器D.控制器7、数字逻辑中的全加器可以实现两个二进制数和一个进位的相加。一个全加器的输入为A=1，B=1，进位C_in=1，那么输出的和S和进位C_out分别是多少？A.S=1，C_out=1。B.S=0，C_out=1。C.不确定。D.根据其他因素判断。8、若一个逻辑函数的最简与或表达式为F=A+B'C，则其对偶式为？A.F'=(A'+B)C'B.F'=A'(B+C')C.F'=(A'+B')CD.F'=A(B'+C)9、用卡诺图化简逻辑函数F(A,B,C,D)=∑m(1,3,5,7,9,11,13,15)，结果为？A.1B.0C.A+BD.A'B'10、对于一个异步时序逻辑电路，若输入信号发生变化，输出状态：A.立即改变B.在下一个时钟脉冲到来时改变C.经过一定的延迟后改变D.不确定11、在数字逻辑中，若要将一个4位的二进制数扩展为8位，应该在高位补多少？A.0B.1C.原数的最高位D.随机值12、在数字电路中，能够实现“或非”逻辑运算的门电路是？A.或门B.与门C.或非门D.与非门13、对于一个由多个D触发器构成的移位寄存器，若要实现串行输入并行输出，需要几个时钟脉冲？A.与触发器个数相同B.触发器个数的一半C.1D.不确定14、对于一个采用上升沿触发的D触发器，若在时钟上升沿到来之前，D输入端的值发生变化，那么触发器的输出会受到影响吗？A.会B.不会C.取决于变化的时间D.以上都不对15、在数字逻辑中，若要对一个8位的二进制数进行奇偶校验，校验位应设置在：A.最高位B.最低位C.次高位D.次低位16、在数字逻辑电路中，译码器的输出可以连接到其他逻辑电路。一个3线-8线译码器的输出连接到一个与门的输入，当译码器的输入为特定值时，与门的输出会怎样？A.与门的输出会根据译码器的输出和与门的另一个输入确定。B.与门的输出会始终为高电平。C.不确定。D.与门的输出会始终为低电平。17、对于一个8位的串行加法器，完成一次加法运算所需的时间是并行加法器的：A.8倍B.1/8C.2倍D.1/218、若要设计一个能对60进制进行计数的计数器，至少需要多少个触发器？A.6B.7C.8D.919、在数字逻辑中，已知一个逻辑函数的真值表，如何用最小项之和的形式表示该函数？A.直接列出B.通过化简C.无法表示D.以上都不对20、对于一个由与非门组成的基本逻辑电路，已知输入信号A=1，B=0，C=1，那么经过逻辑运算后的输出结果是多少？A.0B.1C.不确定D.以上都不对二、简答题（本大题共4个小题，共40分)1、（本题10分）详细说明数字逻辑中数据选择器和数据分配器的可测试性设计，包括测试向量生成和故障覆盖率评估。2、（本题10分）阐述数字逻辑中计数器的计数范围扩展和多位计数的实现方式，举例说明在大规模计数应用中的方法。3、（本题10分）详细说明在多路选择器的级联应用中，如何实现更多输入数据的选择。4、（本题10分）在数字电路设计中，解释如何进行数字逻辑电路的故障诊断和测试，包括常见的测试方法和故障类型。三、设计题（本大题共2个小题，共20分)1、（本题10分）设计一个组合逻辑电路，实现对输入的8位二进制数进行按位与