射频通信全链路系统设计 课件 第2章 射频通信系统设计基础-2.4

射频通信全链路系统设计马文建等编著机械工业出版社第2章射频通信系统设计基础第2章射频通信系统设计基础学习目标了解通信链路基本框架。从微观角度，掌握当前移动通信信号元素的构成；从宏观角度，理解整个信号发射、传输和接收的实现过程。掌握射频设计的相关入门知识，包括噪声、峰均比、非线性、阻抗匹配和采样转换等基本概念。理解各射频单元电路的工作原理、关键指标，通过实例掌握相关应用设计方法。主要包括功率放大器、低噪声放大器、混频器、射频开关、衰减器、射频滤波器、功率检波器、时钟锁相环、直接数字频率合成器、功率分配器、耦合器、移相器、天线等单元电路。了解相关射频处理算法的基本概念和设计方法，从射频通信系统角度，梳理电路和算法的相辅相成关系。第2章射频通信系统设计基础知识框架2.1基本通信链路2.1.1无线信道2.1.2信号构成2.1.3信号调制与解调2.2射频设计基础2.2.1噪声2.2.2峰均比2.2.3非线性2.2.4阻抗匹配2.2.5采样转换2.3射频单元电路2.3.1功率放大器2.3.2低噪声放大器2.3.3混频器2.3.4射频开关2.3.5衰减器2.3.6射频滤波器2.3.7功率检波器2.3.8时钟锁相环2.3.9直接数字频率合成器2.3.10功率分频器2.3.11耦合器2.3.12移相器2.3.13天线2.4射频基本算法2.4.1载波聚合2.4.2数字变频2.4.3削波2.4.4数字预失真2.4.5自动增益控制2.4射频基本算法现代数字移动通信系统的收发机可根据信号特征分为3个主要功能段：射频段、模拟中频段和数字中频段。注意射频直采架构中的数据转换器直接对射频信号采样，没有模拟中频段，信号链只包络数字中频和射频两段。射频段用于处理射频信号，主要完成频率较低的中频信号与频率较高的射频信号之间的频率搬移，以及信号放大、滤波等其他处理。模拟中频段包括从数据转换器到混频器之间的处理模块，包括ADC或DAC、模拟滤波器和中频放大器等。2.4射频基本算法数字中频段处理的是量化的数字信号，处理数字信号的载体为FPGA或ASIC，在载体实现相关射频通信链路处理算法。在发射方向上，包括载波聚合、数字上变频(DUC)、数字削波、数字预失真和多频段均衡(EQ)；在接收方向上，包括模拟自动增益控制(AAGC)、EQ、数字下变频(DDC)、数字滤波和自动增益控制AGC。这些方法都是射频通信链路处理算法的核心关键技术。2.4射频基本算法2.4.1载波聚合CA载波聚合的概念起源于LTE时代，为了满足LTE-A下行峰值1Gbps，上行峰值500Mbps的速率要求，需要提供最大100MHz的传输带宽，而LTE载波单元最大带宽为20MHz，基于此，LTE-A提出了载波聚合的解决方案，为了高效利用零碎的频谱，通过将多个连续或者非连续的载波单元聚合以获取更大的传输带宽，从而实现更高的峰值速率和吞吐量。(1)概念分类从载波连续分配的角度区分，载波聚合可分为带内连续载波、带内非连续载波和带间非连续载波三种方式。三种聚合方式尽管要求不同，但在信令面和用户面都采取相同的解决方案。2.4射频基本算法2.4.1载波聚合CA设计难点(1)线性度带内CA意味着发射信号具有更大的带宽和更高的峰均比，而载波单元共用发射通道，这对功率放大器、反馈通道的带宽设计和DPD算法提出了更高的需求，必须重点考虑对邻道抑制比、不连续载波互调产物的影响。带间CA的载波单元一般拥有各自独立的发射通道，对于两载波聚合，最大总功率不变，每个载波承载的传输功率比非CA信号小3dB，而后级合路双工器的插入损耗一般小于3dB，因此，对通道的线性需求不会增加。2.4射频基本算法2.4.1载波聚合CA——设计难点(2)灵敏度对于带间CA，一般会在天线端放置合路双工器或多工器(简称合路器)用于不同band的载波实现合路。。在设计中，需重点关注以下2点：尽量降低合路器插入损耗，或考虑将双工器和合路器集成到一起，减少由于双工器和合路器之间PCB走线和端口匹配不良导致的损耗。带间CA需重点关注发射谐波击中接收带内的情况，降低PCB走线和空间辐射干扰，保证合路器的端口隔离度和双工器的带外抑制度。2.4射频基本算法2.4.2 数字变频DUC/DDC射频段实现的是射频信号的频率搬移，而数字中频段主要实现的是数字中频信号的频率搬移。处于发射路径上的信号链为数字上变频器DUC，处于接收路径上的信号链为数字上变频器DDC。独立的DDC和DUC需处理多个载波信号，合并之后输出发射信号或在接收信号中将其分离。下图所示为多载波数字变频频率搬移示意，将处于零频附近的基带信号与更高频率的中频信号进行搬移，带宽分别为20MHz和10MHz的两路基带信号合并成带宽为30MHz的一路中频信号，或带宽为30MHz的一路中频信号分离成带宽分别为20MHz和10MHz的两路基带信号。2.4射频基本算法2.4.2 数字变频DUC/DDCDDC典型的DDC包括NCO载波设置、下变频、低通滤波和抽取4个过程，这些功能模块按顺序工作，或者可分别予以旁路，最后根据后续FPGA或ASIC采样速率的要求，产生一个位于直流上的复信号或实信号。为了从干扰(阻塞和其他载波干扰信号)中选择所需的有用载波信号，NCO载波设置输出频率与输入的数字中频信号混频，将所需的有用载波信号搬移到直流，降低后续滤波和抽取的算法复杂度。2.4射频基本算法2.4.2 数字变频DUC/DDCDUC

DUC的NCO、混频器与DDC中的相同模块非常类似，但功能相反。经过上变频的数字中频信号往往还需要相关通用处理，特别是复中频调制，比如增益、相位、I/Q偏移、反Sinc增益等处理。2.4射频基本算法2.4.3 削波CFR为了提升功放的最大效率点，需要对信号的峰值采用适当的策略进行处理，降低信号峰均比，这就是削波CFR的作用与定义。削波提升功放输出效率的原理示意如下图所示。对于一个给定的功放，在其饱和功率点内，输出功率越大，效率越高。为了尽可能提升功放效率，应使功放输出信号的峰值功率贴近其饱和功率点。通过削波算法降低信号峰均比，可以提升功放的输出功率(均值功率)，从而达到提升功放效率的目的。2.4射频基本算法2.4.3 削波CFR削波指标削波需要对信号包络进行处理，限制峰值功率，降低峰均比，但随之带来的就是对信号包络本身产生影响，导致信号误差矢量精度EVM恶化。一个削波算法的好坏主要从削波效果和削波代价两个方面进行评估：削波效果主要体现在CCDF曲线，下图通过削波算法，在0.01%概率下的PAPR从10.9dB降低到了8.7dB。削波代价主要体现在EVM恶化和算法复杂度上。对于同一算法，削波力度越大，必定导致信号本身失真越大，从而导致EVM恶化越严重。而对于同一削波效果，如果削波算法消耗的运算资源越大，则会导致成本增加，难以保证削波算法的工程应用2.4射频基本算法2.4.3 削波CFR削波算法(1)硬削波在时域上对信号进行判断处理，将时域信号与削波门限比较，大于削波门限的信号限制到削波门限以内，其实现表达式为硬削波算法会造成削波后的信号在时域峰值脉冲的边缘出现拐点，从而导致频域出现频谱扩散现象。因此，需要对硬削波之后的信号进行滤波处理，并要求滤波器具有较高的阶数以实现较窄的过渡带，这会导致消耗较大的运算资源。2.4射频基本算法2.4.3 削波CFR——削波算法(2)峰值加窗硬削波算法造成频谱扩散的主要原因在于削波后的信号在时域上出现了拐点，而峰值加窗算法处理的主要思路就是避免时域上的拐点。峰值加窗算法利用加权窗函数对信号峰值进行压缩，通过窗函数对削波前的输入信号进行滤波处理，得到平滑的峰值，达到降低峰均比的目的。实现峰值加窗算法主要有以下两个步骤：检测削波门限A以上的峰值，在检测到的峰值附近称为峰值区域。利用加权窗函数压缩该峰值区域，生成的信号峰值等于削波门限A。窗函数类型和最大窗口长度可根据实际场景进行配置。加权因子表达式为峰值加窗虽然可以对硬削波实现一定的优化，但本质还存在与硬削波一样的缺陷，尤其是应用于对削波量要求较高的系统。2.4射频基本算法2.4.3 削波CFR——削波算法(3)峰值削减峰值削减是利用改进的sigmoid传递函数对峰值进行缩放，得到平滑的峰值，达到目标峰值比。Sigmoid峰值削减关系表达式为2.4射频基本算法2.4.3 削波CFR——削波算法三种削波算法对比2.4射频基本算法2.4.4 数字预失真DPD射频功率放大器作为中功率和大功率发射机中最耗能的部件，其效率、功率等指标在发射机性能和成本方面起关键作用。功放作为典型的非线性器件，其面临着效率和线性度的两个对立矛盾：一方面，功放工作在高效率区时会产生严重的非线性失真，加剧带外频谱泄露和邻道干扰；另一方面，为了保证线性度就需要较大的功率回退，造成功放效率和输出功率的下降。因此，需要采用额外的线性化技术用于补偿功放的非线性失真，并保证功放工作在高效率区。传统的功放线性化技术包括前馈技术(Feedforward)、反馈技术(Feedback)、模拟预失真技术(AnalogPredistortion)等，均在模拟域通过设计电路对功放实现失真补偿。2.4射频基本算法2.4.4 数字预失真DPD基本原理

考虑在信号增益归一化的情况下,预失真器和功放的系统响应函数互为反函数,即

2.4射频基本算法2.4.4 数字预失真DPD关键技术主要包括发射通道、反馈通道和数字信号处理模块三部分。预失真器包含功放非线性特征的逆模型，根据功放输入信号计算DPD信号，经过数模转换、混频后转换为射频信号，依次经过功放、耦合器和天线发射出去。功放输出信号经过耦合器后送入反馈通道，经过混频、滤波、模数转换后生成数字中频信号，然后送入模型参数提取模块，该模块将耦合回来的功放输出信号与原始输出信号进行时延、相位和增益对齐后，提取得到当前时刻的预失真器模型系数。模型建立自适应结构与算法架构优化2.4射频基本算法2.4.4 数字预失真DPD发展方向MassiveMIMO技术是5G网络以及后续6G网络的关键技术，其通过在收发机中配置规模巨大的天线阵列来提供超高的频谱效率。全数字波束成形混合波束成形2.4射频基本算法2.4.4 数字预失真DPD——发展方向随着有源天线系统和混合架构发射机的引入,数字预失真技术在系统中面临着新的挑战和机遇,总结如下：MassiveMIMO系统天线数量增多,为了实现小型化需求,阵列单元排布更加密集,多通道间的相互耦合和串扰愈发明显,传统的SISODPD问题延伸为MIMODPD问题。当涉及到MassiveMIMO场景时,大多数当前的MIMODPD模型变得非常复杂,无法在实际系统中使用。因此,为降低功耗和硬件成本,需要研究适合MassiveMIMO系统的低复杂度DPD算法。在HBF架构中，为了保证每个天线阵子的功率和移相器的线性度，往往需要将功放的位置放到移相器之后，这样射频链路数量远远小于功放和天线数量,一路数字信号需要同时驱动多路功放。传统DPD方案需要每个功放配置一个专用的预失真器和反馈通道,这种匹配关系在混合架构发射机中天然得不到满足,亟待提出新颖的预失真架构和方案。近年来，与人工智能、深度学习相结合也成为了DPD技术发展的新方向。人工神经网络具有可以精确对非线性函数进行拟合的优点,所以适合于功放的行为建模。2.4射频基本算法2.4.5 自动增益控制AGC由于无线信号在传输过程中，会因为路径损耗、大小遮挡、多径效应，以及各类干扰，使得接收到的信号强度变化不定。为保证接收信号的可靠性，需要引入AGC系统，使其能够随着输入信号的强弱变化自动调整接收机增益：接收到大信号时，降低链路增益，防止接收机饱和；接收到小信号时，增大链路增益，保证接收SNR。2.4射频基本算法2.4.5 自动增益控制AGC按照环路结构的不同，AGC可分为前馈AGC和反馈AGC；按照实现方式的不同，AGC可分为模拟AGC和数字AGC。应用分类(1)前馈AGC和反馈AGC前馈AGC结构：可变增益放大器的控制信号仅由输入信号大小前馈决定。反馈AGC结构：可变增益放大器的控制信号仅由输出信号大小反馈决定。2.4射频基本算法2.4.5 自动增益控制AGC——应用分类(1)前馈AGC和反馈AGC相比反馈AGC结构，前馈AGC在输入信号变化较大时，可以快速调整AGC输出信号幅度，但前馈AGC的调整精度较差，且容易受外界参数影响。反馈AGC由于存在反馈环路，外界参数引起的输出信号变化会反馈到输入端，拥有较好的抗干扰作用。前馈AGC和反馈AGC应用对比2.4射频基本算法2.4.5 自动增益控制AGC——应用分类(2)模拟AGC和数字AGC前面两种结构均属于模拟AGC范畴，其直接通过模拟检波器测量信号电平进行增益控制，一般用于接收机射频前端增益调整。数字AGC又分为数控AGC和全数字AGC两种。对于数控AGC，信号经过ADC采样后从模拟信号转换为数字信号，数字信号处理单元根据数字信号幅度与设定的参考信号进行比较得到误差信号，然后通过增益控制算法求出对应增益控制值，控制外部可变增益放大器。全数字AGC只包括ADC、数字乘法器和数字信号处理三部分，ADC直接对输入信号采样，然后与增益值相乘后得到输出信号，并将输出信号反馈到数字信号处理单元，得到下一次的增益值。2.4射频基本算法2.4.5 自动增益控制AGC——应用分类(2)模拟AGC和数字AGC在实际应用中，通常使用模拟AGC和数字AGC两种方式综合实现接收链路增益控制。模拟AGC和数字AGC应用对比2.4射频基本算法2.4.5 自动增益控制AGC关键指标(1)动态范围

2.4射频基本算法2.4.5 自动增益控制AGC——关键指标(2)稳定时间AGC环路稳定时间是指输入信号幅度发生阶跃变化时，输出信号从阶跃时刻到稳定时所需要的时间，即调整时间。稳定时间的选取不仅需要考虑信道特征，还需要考虑调制速率、信号功率变化速率等相关接收信号参数。

2.4射频基本算法2.4.5 自动增益控制AGC——关键指标(3)稳定性AGC系统将输入信号幅值调节到固定范围内，链路增益将不会发生变化。但实际使用时，由于噪声等信号干扰，以及功率测量和衰减误差的存在，链路增益值可能会在某个区间跳变。如果跳变次数过于频繁，或信号跳动幅度较大，将导致AGC环路振荡。需保证整个控制环路的抗干扰性，减小环路扰动，并保证各节点的具有足够的响应时间。2.4射频基本算法2.4.5 自动增益控制AGC——关键指标另外，AGC还有一些专有名词：增益过载接收增益随着信号功率的升高而降低。增益恢复接收增益随着信号功率的降低而升高。增益补偿在进行接收功率指示(RSSI)之前，数字补偿模拟域的衰减值。高门限每个峰值检波模式有多个门限电平，高门限用于设置输入信号电平的上限，超过此上限，接收增益被快速降低。低门限峰值检波模式中低于高门限的电平，低门限用于设置输入信号电平的下限，低于此下限，接收增益被快速