集成电路原理学习通超星期末考试答案章节答案2024年

集成电路原理学习通超星期末考试章节答案2024年/star3/origin/7f720b5e1786a0b91d3dd8d8e14230cc.jpg

答案:减小寄生PNP管的影响;减小集电极串联电阻因为有效电子迁移率大约是有效空穴迁移率的2倍,为保证导电因子相等,进而保证有对称的电流特性、跨导等,往往在设计输出级反相器电路时,要求PMOS管的(W/L)P是NMOS管的宽长比(W/L)N的()倍。

答案:2如图所示的BiCMOS工艺,三种工艺中NPN管的电流放大系数比较小的是()。

答案:以p阱CMOS为基础BiCMOS工艺如图所示的BiCMOS工艺,三种工艺中使CMOS器件的抗闩锁性能大大提高的是()。

答案:在N阱里加隐埋层的BiCMOS工艺如图所示的BiCMOS工艺,三种工艺中NPN管的C极接固定电位的是()。

答案:以p阱CMOS为基础BiCMOS工艺有效提高MOS器件的最高工作频率的措施是()。

答案:减小沟道长度下列哪种有源寄生效应是CMOS集成电路所特有的()。

答案:寄生闩锁效应对器件而言,衬底偏置电压的存在,即VBS(Bulk-Source)≠0的情况,将使MOS晶体管的阈值电压发生改变。下列电路中存在衬底偏置效应的是()。

答案:CMOS传输门下列逻辑电路属于无比电路结构的是()。

答案:CMOS逻辑MOS器件的最高工作频率与哪些因素有关。

答案:迁移率成正比;沟道长度的平方成反比;过驱动电压成正比硅栅N阱CMOS工艺的光刻步骤依次是（）光刻→光刻有源区→光刻（）→N+区光刻→P+区光刻→光刻接触孔→光刻铝线。

答案:N阱、多晶硅三态门的输出状态包括哪些?

答案:0、1和高阻不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能，例如迁移率，界面态等特性。双极型集成电路通常采（）的晶圆。

答案:<111>晶向按照电路规模分类，半导体集成电路主要分为哪几种？

答案:SSI、MSI、LSI、VLSI、ULSI、GSI、/star3/origin/fa49468a2092fba0dbb6666c8a533402.png

答案:局部氧化按照设计方法分类，集成电路主要分为哪几种？

答案:全定制集成电路、半定制集成电路、可编程集成电路干法刻蚀采用物理和化学相结合的工艺，实现（）刻蚀。

答案:各向异性不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能，例如迁移率，界面态等特性。MOS集成电路通常采（）的晶圆。

答案:<100>晶向按照电路功能或信号类型分类，半导体集成电路主要分为哪几种？

答案:数字集成电路、模拟集成电路、数模混合集成电路PN结隔离双极型工艺的光刻步骤依次是（）光刻→（）光刻→P型基区扩散孔光刻→N+发射区扩散孔光刻→引线孔光刻→反刻铝。

答案:N+隐埋层扩散、P隔离扩散孔下列哪个因素增加会导致增强型NMOS晶体管的阈值电压VT增加？

答案:栅氧化层中的负电荷/star3/origin/3a5542755ca8b3c1569ee508062b4a81.png

答案:0、1和高阻按照器件类型分类，半导体集成电路主要分为哪几种？

答案:BJT型、MOS型、BiCMOS型当栅氧化层厚度tOX增加时，增强型NMOS晶体管的阈值电压VT会如何变化？

答案:增加按照导电载流子类型分类，半导体集成电路主要分为哪几种？

答案:BJT型、MOS型、BiCMOS型曝光后显影时没有感光的胶层溶解了,感光的胶层不溶解留下了,这种胶称为()。

答案:负胶当栅氧化层中的电荷Qss为负电荷时，增强型NMOS晶体管的阈值电压VT会如何变化？

答案:增加湿法刻蚀采用化学腐蚀的工艺，是（）刻蚀。

答案:各向同性/star3/origin/d638192b1eedf3c3fb892fa218ed62e1.png

答案:三态门下列逻辑电路属于无比电路结构的是(

)。

答案:CMOS逻辑集成度的提高可以降低电子设备的成本，从而提升其性能/价格比。

答案:对功耗和散热成为限制芯片性能的瓶颈，限制了NMOS工艺技术在超大规模集成电路的应用。

答案:对对器件而言，衬底偏置电压的存在，即VBS(Bulk-Source)≠0的情况，将使增强型NMOS晶体管的阈值电压的数值增加。

答案:对集成度提高只能通过缩小器件特征尺寸实现的。

答案:错对器件而言，衬底偏置电压的存在，即VBS(Bulk-Source)≠0的情况，将引起MOS晶体管阈值电压的变化。其中，CMOS反相器不存在衬底偏置效应的影响，CMOS传输门存在衬底偏置效应效应的影响。

答案:对/star3/origin/2d0ee21e3a8680323cddc0c46256990e.jpg

答案:对改进电路及结构设计对提高集成度是没有贡献的。

答案:错集成电路中特征尺寸通常指的是器件中最细线条的宽度，它反映了集成电路版图图形的精细程度。对于MOS器件，特征尺寸常指栅极所决定的沟道几何长度。

答案:对为了提高集成度，必须增大芯片面积。

答案:错多晶硅栅工艺技术具有与硅工艺兼容和耐高温退火的优点，解决了铝栅工艺中源漏有源区与栅套刻不齐的问题。

答案:对对器件而言，衬底偏置电压的存在，即VBS(Bulk-Source)≠0的情况，将使耗尽型NMOS晶体管的阈值电压的数值增加。

答案:错为了提高集成度，可适当增大芯片面积。然而，芯片面积的增大导致每个圆片内包含的芯片数减少，从而使生产效率降低，成本高。采用更大直径的晶片可解决这一问题。

答案:对减小特征尺寸意味着可以在单位面积内集成更多的电子元器件和电路功能，从而提高了集成度。随着特征尺寸的减小，器件的性能和可靠性也会得到提高，同时功耗降低、体积和重量减小，进一步推动了集成电路技术的发展。

答案:对在制造铝栅PMOS的过程中，由于铝栅不能承受高温退火工艺，因此源漏有源区与制造铝栅需要两次光刻步骤，这导致了套刻不齐的问题。为了解决这个问题，采用了铝栅重叠设计，但这又导致了铝栅与源漏有源区产生重叠，进而导致栅极寄生电容Cgs和Cgd增大，增加了器件的尺寸，降低了集成度。

答案:对光刻技术是集成电路制造过程中至关重要的一环。它通过精确控制曝光和显影过程，将芯片设计图形转移到硅片或其他基板上，从而实现电路结构的精细刻画。随着特征尺寸的不断减小，光刻技术的改进对于提高集成度和器件性能起到了关键作用。

答案:对/star3/origin/df1ece5244b3d10b1cdf54f3eb0cf434.png

答案:对在集成电路制造过程中，圆片内包含的芯片数、生产效率、封装技术、平均芯片面积都与晶片直径有直接关系。

答案:错随着集成度的提高，电子设备的功耗降低、体积减小和重量减轻。

答案:对随着集成度的提高，IC及其电子设备的功能增强、速度提高和可靠性增加。

答案:对集成电路是将多个电子元器件集成在一个芯片上，组成一个完整的电路系统。这些元器件包括晶体管、电容、电阻、电感和二极管等，它们被集成在一个芯片上，以实现特定的电路功能。

答案:对微电子学是一门学科，一门研究集成电路设计的全过程的学科。

答案:对增大晶片直径可以提高生产效率，但不会影响大芯片封装技术和成品率。

答案:错多级门阵列（MGA）输入输出规则：原始输入只能从“与平面”进入，输出信号只能由“或平面”输出。

答案:对可编程逻辑阵列PLA是典型的晶体管规则阵列结构，它采用两级ROM形式构造电路，其两级ROM阵列分别为“与平面”和“或平面”，这是源于大多数逻辑表达式采用“与-或”结构。

答案:对标准单元库内的所有单元可以对应多条工艺线，针对不同的工艺线可以交叉使用，为VLSI设计提供的方便。

答案:错用晶体管规则阵列设计VLSI，采用源漏图形编程结构对于不同的逻辑要改变的分版图有哪些。

答案:有源区、n+掺杂、引线孔门阵列是一种（）结构，采用行式结构，在单元行内规则的排列着以标准门定义的门单元。

答案:规则化的版图硅栅NMOS与非结构ROM中，可以采用离子注入方法选择晶体管，需要注入的离子类型为（）。

答案:n型用门阵列设计VLSI的过程，通常就是“编程”的过程，采用（）进行编程。

答案:金属掩膜版硅栅NMOS或非结构ROM中，可以采用离子注入编程结构，对于不同的逻辑只需要改变（）分版图，其他的版图都相同。

答案:硼离子注入/star3/origin/997a3006951ad3f6a1c7ab0b67b117f8.png

答案:VDD用晶体管规则阵列设计VLSI的过程，通常就是“编程”的过程，可以通过（）、（）等进行编程。

答案:源漏掺杂掩膜版、离子注入掩膜版设计与工艺接口包括三个方面：①（）提供了一组用于电路设计分析的参数，这些参数来源于具体工艺线，具有很强的针对性。主要分为两个部分：器件模型参数和寄生提取所需的电学参数。②（）给出的是一组版图设计的最小允许尺寸，设计者不能突破这些最小尺寸的限制。③（），工艺线提供工艺加工质量的监测方法，形成PCM（ProcessControlMonitor）。

答案:电学设计规则，几何设计规则，工艺检查与监控下列哪些因素可以导致增强型NMOS晶体管的阈值电压VT增加？

答案:衬底的掺杂浓度增加;栅氧化层中的负电荷增加下列选型属于动态逻辑电路特点的是（

）。

答案:无比电路;动作速度快，通常应用于高速电路动态逻辑电路相比CMOS静态逻辑的优点包括（）。与静态逻辑电路相比，动作速度快2-3倍，通常应用于高速电路。

答案:只使用开关速度比较高速的NMOS;只要输入电压高于阈值电压，电路开始工作通;输入电容减半EPLD（ErasableProgramableLogicDevices）是目前应用最为广泛的现场编程器件之一。它采用电编写和电擦除的特殊MOS器件（E2PROM器件）作为晶体管规则阵列中的单元，实现现场编程，这里的编程是指在EPLD中构造逻辑。

答案:对多级门阵列（MGA）输入输出规则：原始输入只能从“或平面”进入，输出信号只能由“与平面”输出。

答案:错用门阵列设计VLSI的过程，通常就是“编程”的过程，采用源漏掺杂掩膜版或离子注入掩膜版进行编程。

答案:错/star3/origin/e55a17b3efa97a5ae88925c2606233e4.jpg

答案:VDD-VT因为有效电子迁移率大约是有效空穴迁移率的2倍，为保证导电因子相等，进而保证有对称的电流特性、跨导等，往往在设计输出级电路时，要求PMOS管的(W／L)P是NMOS管的宽长比(W／L)N的（）倍。

答案:2一定区域中的掺杂浓度被抽象成硅片上每一方块中的电阻是多少来描述，称为薄层电阻RS。如果RS=200Ω/□，一个矩形的电阻条，沿电流方向长25μm，宽100μm，则这个电阻值等于(

)。

答案:50ΩPLA是典型的晶体管规则阵列结构，它采用（）形式构造电路，其电路结构可以采用（）的阵列形式。

答案:两级ROM，“与非-与非”、“或非-或非”的结构一定区域中的掺杂浓度被抽象成硅片上每一方块中的电阻是多少来描述，称为薄层电阻RS。它只与半导体的(

)和(

)有关，而与平面图形的具体边长数值无关。

答案:掺杂水平(以ρ表示)，掺杂区的结深在设计CMOS反相器时，为了保证输出信号的上升时间与下降相等，则要求PMOS管导电因子（）NMOS管的导电因子。

答案:等于/star3/origin/a8332ad7b4552f0fd5c764a152b6a60a.jpg

答案:高电平，低电平/star3/origin/c7ff62db66aa8e441623521abed22e90.jpg

答案:低电平，高电平/star3/origin/4e7f1aeba990f3adf567