计算机组成原理讲义

研究生入学考试计算机科学与技术

计算机组成原理考研冲刺班辅导讲义

0、前言

【考试要求】

1、计算机组成原理课程在整个计算机专业课考试中所占分值比重：45分：150分;

2、45分=11x2分+23分；

3、题号：12~22,43,44o

【重要意义】

1、计算机组成原理是计算机三大基础课之-一；

2、计算机组成原理介绍硬件结构，但是处于软件硬件之间的课程；

【真题特点】

1、基础性很强

2、综合性很强

3、注重理解

4、注意新知识

【复习方法】

1、依托经典教材：白中英版；

2、掌握整机结构的概念，以冯诺依曼原理为核心思想，融会贯通；

3、反复演练历年考研真题，以点带面，全面复习：

4、复习要全面，尤其是较为前沿的知识点；

5、复习要重点突出，尤其注意各章节之间的衔接和综合。

【先修课程】

数字逻辑

【后续课程】

计算机体系结构

【相关课程】

单片机、微机原理、汇编语言

【整机结构概念】

【冯诺依曼原理】

存储程序控制

【基本思想】

1、性能均衡思想;

2、二进制思想；

3、机器实现思想；

4、软硬件逻辑等价性思想。

【基本技能】

1、进制转换；

2、补码运算。

一、计算机系统概述

【大纲要求】

（-）计算机发展历程

（二）计算机系统层次结构

1.计算机硬件的基本组成

2.计算机软件的分类

3.计算机的工作过程

（三）计算机性能指标

吞吐量、响应时间；CPU时钟周期、主频、CPLCPU执行时间；MIPS、FLOPSo

【三年所占分值】

2009年：2分；2010年：0分：2011年：2分

【历年考研真题及参考答案】

2009年

11.冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是

（C）

A.指令操作码的译码结果

B.指令和数据的寻址方式

C.指令周期的不同阶段

D.指令和数据所在的存储单元

2010年

2011年

12.下列选项中，描述浮点数操作速度指标的是

A.MIPSB.CPI

C.IPCD.MFLOPS

参考答案：D。

【解析】：基本概念，送分题。

二、数据的表示和运算

【大纲要求】

（一）数制与编码

1.进位计数制及其相互转换

2.真值和机器数

3.BCD码

4.字符与字符串

5.校验码

（二）定点数的表示和运算

1.定点数的表示

无符号数的表示；有符号数的表示.

2.定点数的运算

定点数的位移运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的

乘/除运算；溢出概念和判别方法。

(三)浮点数的表示和运算

1.浮点数的表示

泞点数的表示范圉,IEEE754标准

2.浮点数的加/减运算

(四)算术逻辑单元ALU

1.串行加法器和并行加法器

2.算术逻辑单元ALU的功能和机构

【三年所占分值】

2009年：4分；2010年：4分；2011年：13分

【历年考研真题及参考答案】

2009年

12.一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z,其中x和

z为int型，y为short型。当x=127,y=-9时，执行赋值语句z=x+y后，x,y和z的值分别是

(D)

A.x=0000007FH,y=FFF9H,z=00000076H

B.x=0000007FH,y=FFF9H,z=FFFF0076H

C.x=0000007FH,y=FFF7H,z=FFFF0076H

D.x=0000007FH,y=FFF7H,z=00000076H

13.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮

点数的阶码和尾数均采用补码表示，且位数分别为5位和7位(均含2位符号位)。若有两

个数X=27*29/32,Y=25*5/8,则用浮点加法计算X+Y的最终结果是(D)

A.001111100010B.001110100010

C.010000010001D.发生溢出

2010

13、假定有4个整数用8位补码分别表示rl=FEH,r2=F2H,r3=90H,r4=F8H,若将运算结果存

放在一个8位的寄存器中，则下列运算会发生溢出的是(B)

A：rlxr2B：r2xr3

C：rlxr4D：r2xr4

解析：rl=-2

r2=-14

r3=-112

r4=-8

14.假定变量i,f,d数据类型分别为int,float和double

(int用补码表示，float和double分别用IEEE754单精度和双精度浮点数据格式表示)，已

知i=785,41.5678e3,d=L5el00.若在32位机器中执行下列关系表达式，则结果为真是(B)

(I)i=(int)(float)i(II)f=(float)(int)f(III)f==(float)(double)f(IV)(d+f)-d=f

A.仅I和IIB.仅1和IIIC.仅II和HID.仅III和IV

参考答案：b

解析：IEEE单精度格式具有24位有效数字，并总共占用32位。IEEE双精度格式具有53

位有效数字精度，并总共占用64位。

基本浮点格式是固定格式，相对应的十进制有效数字分别为7位和17位。基本

浮点格式对应的C/C++类型为float和doubleo

单精度格式

IEEE单精度浮点格式共32位，包含三个构成字段：23位小数f,8位偏置指数e,1位

符号s。将这些字段连续存放在一个32位字里，并对其进行编码。其中0:22位包含23位的

小数f；23:30位包含8位指数e；第31位包含符号s。如图所示。

se[30:20]f[22:0]

313023220

一般地，32位字的第0位存放小数f的最低有效位LSB(theleastsignificantbit),第22位

存放小数f的最高有效位MSB(themostsignificantbit)；第23位存放偏置指数的最低有效

位LSB,第30位存放偏置指数的最高有效位MSB；最高位，第31位存放符号s。

双精度格式

IEEE双精度浮点格式共64位，占2个连续32位字，包含三个构成字段：52位的小数f,

11位的偏置指数e,1位的符号位s。将这2个连续的32位字整体作为一个64位的字，进

行重新编号。其中0：51位包含52位的小数f：52：62位包含11位的偏置指数e；而最高

位，第63位包含符号位s。如图所示。

e[52:62]f[51:32]

s

伸62575132

IffRIfTII

3in

2011年

13.float型数据通常用IEEE754单精度浮点数格式表示。若编译器将float型变量x分配在

一个32位浮点寄存器FR1中，且x=8.25,则FR1的内容是

A.C1040000HB.C2420000H

C.C1840000HD.C1C20000H

参考答案：Ao

【解析】：

x=-8.25=(-1000.01)2=(-1.00001X211)2

e移=E=e+127=130=(10000010)2,

单精度浮点数格式：1位数符，8位阶码(含阶符)，23位尾数

故FR1内容为：11000001000001000000000000000000

即11000001000001000000000000000000,BPCI040000H

43.(11分)假定在一个8位字长的计算机中运行如下类C程序段：

unsignedintx=134;

unsignedinty=246;

intm=x;

intn=y;

unsignedintz1=x-y;

unsignedintz2=x+y;

intkl=m-n;

intk2=m+n;

若编译器编译时将8个8位寄存器R1〜R8分别分配给变量x、y、m、n、zl、z2、kl

和k2。请回答下列问题（提示：带符号整数用补码表示）

（1）执行上述程序段后，寄存器RI、R5和R6的内容分别是什么？（用十六进制表示）

（2）执行上述程序段后，变量m和kl的值分别是多少？（用十进制表示）

（3）上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种能否利用同一个加

法器及辅助电路实现？简述理由。

（4）计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些

带符号整数运算语句的执行结果会发生溢出？

解答：

本题考查无符号数和带符号数的溢出概念，以及C语言中强制类型转换操作对数据的处理

方式。

注意：

无符号数没有溢出的概念，超出最大值的进位将被丢弃。

C语言规定在无符号整数和带符号整数之间进行强制类型转换时，机器码并不改变，改变的

是对机器码的解释方式。

（1）各寄存器和变量的对应关系如下表所示。

寄R1R2R3R4R5R6R7R8

存

器

变XymnZ1z2klk2

星

性无符无符号带符号带符号无符号无符号带符号带符号

质号补码补码补码补码

Rl=x=134=l0000110b=86h

Y=246=11110110b

R5=zl=x-y=134-246=10000110b-l1110110b

=10000110b+00001010b=10010000b=90h

R6=z2=x+y=134+246=10000110b+l1110110b

=（l）01111100b=7ch

（2）

m补=x=10000110b,m=-1111010b=-7ah=-122

n-i?['=y=l1110110b>n=-0001010b=-10

kl#=m^b-n#=1000011Ob-1111011Ob

=10000110b+00001010b=10010000b,

kl=-1110000b=-70h=-112

（3）

无符号数和带符号数在机器中都是以二进制数的形式存储的，不同之处在于带符号数是将

二进制值看作补码形式，将其转换为真值时最高位看作符号位。补码运算时，符号位可以和

数值位等同看待，故无符号数加减运算与带符号数加减运算完全可以用同一套电路实现。

因为x补减y补可以转化为x补力口（-y）补的运算，故补码形式的运算中，加减法可以

用同一套电路实现，只需增加从y补求（-y）补的电路即可。

无符号数可以看作正数参加运算，也可以用同一套电路实现。只是不进行溢出判断。

故四种运算可以利用同一个加法器及辅助电路实现。

（4）带符号整数加/减运算的溢出判断方法有两种：

1.如果最高位的进位和符号位的进位不同，则溢出；

2.双符号位法：在补码的单符号位之外再增加一个符号位，从而将数据的可表示范围扩大

一倍，当运算结果的高符号位与低符号位不相同时，说明最高位的进位修改了低符号位，可

判断为溢出

因k2=m4-n=10000110b+11110110b=（l）01111100（MHi）,故语句“intk2=m+n”的执行结果溢

出。

【试题示例】

2、假定一个十进制数为-66,按补码形式存放在一个8位寄存器中，该寄存器的内容用十

六进制表示为（B）

A.C2HB.BEHC.BDHD.42H

【模拟题】

三、存储器层次结构

【大纲要求】

（-）存储器的分类

（-）存储器的层次化结构

（三）半导体随机存取存储器

1.SRAM存储器的工作原理

2.DRAM存储器的工作原理

3.只读存储器

4.Flash存储器**

（五）主存储器与CPU的连接

（六）双口RAM和多模块存储器

（七）高速缓冲存储器（Cache）

1.程序访问的局部

2.Cache的基本工作原理

3.Cache和主存之间的映射方式

4.Cache中主存块的替换算法

5.Cache写算法

（A）虚拟存储器

1.虚拟存储器的基本概念

2.页式虚拟存储器

3.段式虚拟存储器

4.段页式虚拟存储器

5.TLB（快表）

【三年所占分值】

2009年：6分；2010年：18分；2011年：16分

【历年考研真题及参考答案】

2009年

14.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大

小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（C）

A.0B.1C.4D.6

解析：129=（100000010）2

15.某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区，按字节编址。现

要用2K*8位的ROM芯片和4K*4位的RAM芯片来设计该存储器，则需要上述规格的ROM

芯片数和RAM芯片数分别是（D）

A.1、15B.2、15

C.1、30D.2、30

21.假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中

访问Cache缺失（未命中）50次，则Cache的命中率是（D）

A.5%B.9.5%C.50%D.95%

2010年

15.假定用若干个2kX4位芯片组成一个8kX8位存储器，则地址0B1FH所在芯片的最小地

址是（）

A.0000H

B.0600H

C.0700H

D.0800H

参考答案：D

解析：2k.8k

11位->13位

0101100011111

0100000000000

16.下列有关RAM和ROM的叙述中，正确的是（）

IRAM是易失性存储器，ROM是非易失性存储器

IIRAM和ROM都采用随机存取方式进行信息访问

IIIRAM和ROM都可用作Cache

IVRAM和ROM都需要进行刷新

A.仅1和II

B.仅II和HI

c.仅I,n,in

D.仅n,in,iv

参考答案：A

17.下列命令组合情况中，•次访存过程中，不可能发生的是（）

A.TLB未命中，Cache未命中，Page未命中

B.TLB未命中，Cache命中,Page命中

C.TLB命中，Cache未命中，Page命中

D.TLB命中,Cache命中,Page未命中

参考答案：D

解析：TLB：Translationlookasidebuffer,

转换后援缓冲器，或称为快表；

44(12分)某计算机的主存地址空间大小为256MB,按字节编址，指令Cache和数据Cache

分离，均有8个Cache行，每个Cache行大小为64B,数据Cache采用直接映射方式，现有

两个功能相同的程序A和B,其伪代码如下所示：

假定int类型数据用32位补码表示，程序编译时i,j,sum均分配在寄存器中，数组a按行优

先方式存放，其首地址为320(十进制数)。请回答下列问题，要求说明理由或给出计算过程。

(1)若不考虑用于Cache一致性维护和替换算法的控制位,则数据Cache的总容量为多少？

(2)数组元素a[0][31]和a[l]山各自所在的主存块对应的Cache行号分别是多少(Cache行

号从0开始)？

(3)程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？

程序A:

inta[256][256];

intSum_arrayl()

{inti,j,Sum=0;

for(i=0;i<256;i++)

for(j=0;j<256y++)

Sum+=a[i皿；

ReturnSum;

}

程序B;

inta[256][256];

intSum_array2()

{intiJ,Sum=0;

fbr(j=0;j<256;j++)

for(i=0;i<256;i++)

Sum+=a[i][j];

ReturnSum;

}

(1)行优先顺序

将数组元素按行向量排列，第i+1个行向量紧接在第i个行向量后面。

【例】二维数组Amn的按行优先存储的线性序列为:all,al2，…,aln,a21,a22,...,a2n,……,

aml,am2,...,amn

(2)列优先顺序

将数组元素按列向量排列，第i+1个列向量紧接在第i个列向量后面。

【例】二维数组Amn的按列优先存储的线性序列为:a11,a21,...,am1,a12,a22,...,am2,,

aln,a2n,...,amn

解析：

(1)数据cache共8行，每行64B,共有8x64B=512B：直接映射方式,按字节编制，cache

标志位tag为28-9=19位，附加1位有效位，因此8行共增加20x8/8B=20字节。因此数据

Cache总容量为532字节。

(2)A[0][31]主存地址320+31x4=444=1101U100B,最低6位为块内地址,对应Cahce行

号为110,十进制6,主存地址320+(256+1)x4=1348,1348/64mod8=5«

（3）程序A执行速度快，程序A命中率=15/16

程序B命中率=0

2011年

14.下列各类存储器中，不采用随机存取方式的是

A.EPROMB.CDROMC.DRAMD.SRAM

参考答案：B»

【解析】：光盘采用顺序存取方式。

15.某计算机存储器按字节编址，主存地址空间大小为64MB,现用4MX8位的RAM芯片

组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是

A.22位B.23位C.25位D.26位

参考答案：D。

【解析工64MB的主存地址空间，故而MAR的寻址范围是64M,故而是26位。其他条

件都是干扰条件。

44.（12分）某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB,主存（物

理）地址空间大小为1MB,页面大小为4KB；Cache采用直接映射方式，共8行;主存与Cache

之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分内容

分别如题44-a图、题44-b图所示，图中页框号及标记字段的内容为十六进形式。

虚页号有效位页框号

0106

1104

2115

3102

40—

512B

60—

1132

题44-a图页表的部分内容

行号有效位标记

01020

10—

2101D

31105

41064

5114D

60—

7127A

题44-b图Cache的部分内容

请回答下列问题。

(1)虚拟地址共有几位，哪几位表示页号？物理地址共有几位，哪几位表示页框号(物理

页号)？

(2)使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字段的位

数及在物理地址中的位置。

(3)虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理

地址是什么？访问该地址时是否Cache命中？要求说明理由。

(4)假定为该机配置•个4路组相联的TLB,该TLB共可存放8个页表项，若其当前内容

(十六进制)如题44-c图所示，则此时虚拟地址024BACH所在的页面是否在主存中？要

求说明理由。

恨号布他以标记u板号年枪位帏圮*号writm修号祐汜

0•-1001150•1012IF

1HI、2D0--10080-■

题44-c图TLB的部分内容

解答：

(1)

页面大小为4KB=212B,故页内地址12位。

虚拟地址空间大小为16MB=224B,故虚地址共24位,低12位为页内地址，高24-12=12

位为虚页号。

主存地址空间大小为1MB=22OB,故实地址共20位，低12位为页内地址，高20-12=8

位为页框号(物理页号)。

(2)

主存与Cache之间交换的块大小为32B=25B,故cache行(块)内地址5位。

Cache共8行=23行，故Cache大小为32X8=256B=28B。Cache地址=3位Cache行号+5

位行内地址。

主存物理地址区数=lMB/256B=220/28=212=4096。

故物理地址分三个字段：高12位为标记tag,中间3位为Cache行号，最低5位为行内地址。

(3)

虚拟地址001C60H的低12位C60H为页内地址，高12位001H为虚页号。

查页表可知，虚页001H对应的有效位为1,故该页已调入主存，主存页号为04H,故主

存地址为04c60H。

主存地址04C60H=00000100110001100000b的低5位00000b为行内地址,中间3位011b

为Cache行号，查Cache标记可知，第3行的有效位为1,但标记为105H,故该地址Cache

不命中。

(4)

4路组相联的TLB,共可存放8个页表项，故TLB共2组，每组4可存放4个页表项。

虚存地址高12位为虚页号，故慢表的表项数为212=4096,慢表地址12位。

TLB共2组，故慢表12位地址中的最低1位选择TLB的组，也即慢表的4096个表项中，

偶地址的表项可以映射到TLB的第0组中的四个表项中的任意一个，奇地址的表项可以映

射到TLB的第1组中的四个表项中的任意一个。

慢表12位地址中的高11位为访问TLB的标记。

虚拟地址024BACH的高12位024H=000000100100b为虚地址，其中最低1位0选择TLB

第0组，iff11{500000010010b=012Ho查TLB表可知，第0组最后一项标记为012H,其

有效位为1,说明该虚页已调入主存，其页框号为1FH,故其实地址为1FBACH。

【试题示例】

某计算机的主存地址位数为32位，按字节编址。假定数据Cache中最多存放128个主存

块，采用4路组相联方式，块大小为64Byte,每块设置了1位有效位“脏(Dirty)”位。要

求：

(1)分别指出主存地址中标记(Tag)、组号(Index)和块内地址(Offset)三部分的位

置和位数

(2)计算该数据Cache的总位数(请给出详细计算过程)

解答：32位地址，按字节编址显示内存共有4G*8位。

快存容量为128块*64字节=8K字节

4路组相联指的是每组有4个数据块，快存共有32个组。

主存地址中块内地址为6位；

组号为5位；

标记为21位。

快存地址共13位，6位字号，7位块号。

数据8位，主存标记21位，脏位1位

【模拟题】

1、用定量分析方法证明模块交叉存储器带宽大于顺序存储器带宽。

解：假设(1)存储器模块字长等于数据总线宽度(2)模块存取一个字的存储周期等于T(3)

总线传送周期为r(4)交叉存储器的交叉模块数为m.

交叉存储器为了实现流水线方式存储，即每经过T时间延迟后启动下一模块，应满足

T=mr(1)

交叉存储器要求其模块数Ng以保证启动某模块后经过mi时间后再次启动该模块时，

它的上次存取操作已经完成。这样连续读取m个字所需要时间为tl=T+(m-1)T=im+

mT-x=(2m-1)T(2)

故存储器带宽为W1=1/tl=l/(2m-l)T(3)

而顺序方式存储器连续读取m个字所需时间为

t2=mT=m2xT(4)

存储器带宽为W2=l/t2=l/(m2xT)(5)

比较(3)和(5)式可知，交叉存储器带宽Wl＞顺序存储器带宽W2

2、设存储器容量为32字，字长64位，模块数m=4,分别用顺序方式和交叉方式进行组织.

若存储周期T=200ns,数据总线宽度为64位，总线传送周期T=50ns,问：顺序存储器

和交叉存储器带宽各是多少？

解：顺序存储器和交叉存储器连续读出m=4个字的信息总量都是

q=64位x4=256位

顺序存储器和交叉存储器连续读出4个字所需的时间分别是

t2=mT=4x200ns=800ns=8x10-7(S)

tl=T+(iiHl)t=200ns+3x50ns=350ns=3.5x10-7(S)

顺序存储器带宽W2=q/t2=256/(8x10-7)=32x107(位/S)

交叉存储器带宽W1=q/tl=256/(3.5x10-7)=73x107(位/S)

3、设存储器容量为512K字，字长32位，模块数M=8,分别用顺序方式和交叉方式进行

组织。存储周期T=200ns,数据总线宽度为32位，总线传送周期t=50ns。问顺序存储

器和交叉存储器带宽各是多少？

解：顺序存储器和交叉存储器连续读出m=8个字的信息总量都是：

q=32位'8=256位

顺序存储器和交叉存储器连续读出8个字所需的时间分别是：

t2=mT=8x200ns=1600ns=16x10-7(s)

tl=T+(m-l)t=200+7><50ns=550ns=5.5xl0-7(s)

顺序存储器和交叉存储器的带宽分别是：

W2=q/t2=256-(1.6x10-7)=16x107(位/s)

Wl=q/tl=256+(5.5x10-7)=46.5x107(位/s)

4、CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100

次，已知cache存取周期为50ns,主存存取周期为250ns.

求：(Dcache/主存系统的效率。(2)平均访问时间。

解：命中率H=Nc/(Nc+Nm)=1900/(1900+100)=0.95

ta=hxtc+(l-h)xtm=0.95x50+(l-0.95)x250=60ns(2)

e=tc/ta=50/60=83.3%(1)

5、已知cache命中率H=0.98,主存比cache慢4倍，已知主存存取周期为200ns,求cahce

/主存系统的效率和平均访问时间

解：

r=tm/tc=4

tc=tm/4=50ns

ta=hxtc+(l-h)tm=0.98x50+(1-0.98)x200=53ns

e=tc/ta=50/53x100%=94.3%

6、有•个16Kxi6位的存储器，由1KX4位的DRAM芯片构成(芯片是64/64结构)，

存储器读写周期为0.5us。问：

(1)共需要多少RAM芯片？

(2)存储体的组成框图

(3)采用异步刷新方式，如单元刷新间隔不超过2ms,则刷新信号周期是多少

(4)如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率是多少？

解：

(1)存储器的总容量为16KX16位=256K位，所以用RAM芯片为4K位，故芯片总数为

256K位/4K位=64片

(2)由于存储单元数为16K,故地址长度为14位(设A13〜A0)。芯片单元数为1K则占用

地址长度为10位(A9-A0),每一组16位(4片)，共16组，组与组间译码采用4：16译

码。

（3）采用异步刷新方式，在2ms时间内分散地把芯片64行刷新一遍，故刷新信号的时间

间隔为2ms/64=31.25ps,即可取刷新信号周期为30ps

（4）如采用集中刷新方式，则所需刷新时间为64X0.5=32US。2ms=2000ps,则死时间率=

32/2000XI00%=1.6%

四、指令系统

【大纲要求】

（-）指令格式

1.指令的基本格式

2.定长操作码指令格式

3.扩展操作码指令格式

（二）指令的寻址方式

1.有效地址的概念

2.数据寻址和指令寻址

3.常见寻址方式

（三）CISC和RISC的基本概念

【三年所占分值】

2009年：4分；2010年：13分；2011年：4分

【历年考研真题及参考答案】

2009年

16.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一

字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加

lo若某转移指令所在内存地址为2000H,相对位移量字段的内容为06H,则该转移指令成

功转移后的目标地址是（C）

A.2006HB.2007HC.2008HD.2009H

17.下列关于RISC的叙述中，错误的是：（A）

A.RISC普遍采用微程序控制器

B.RISC大多数指令在•个时钟周期内完成

C.RISC的内部通用寄存器数量相对CISC多

D.RISC的指令数、寻址方式和指令格式种类相对CISC少

2010年

19.下列不会引起指令流水阻塞的是()

A.数据旁路

B.数据相关

C.条件转移

D.资源冲突

参考答案：A

解析：

资源冲突：多条指令进入流水线后在同一机器时钟周期内争

用同一功能部件所发生的冲突.

数据相关：在一个程序中，如果必须等前•条指令执行完毕

后，才能执行后一条指令，那么这两条指令就是

数据相关的。

条件转移：当执行转移指令时.，依据转移条件的产生结果，

可能为顺序取下条指令；也可能转移到新的目标

地址取指令，从而使流水线发生断流。

•数据旁路技术就是用于解决指令流水中的数据相关，换句话说，在遇到数据相关时,

在可能的情况下可以通过数据旁路技术加以克服。

•设置相关专用通路，即不等前一条指令把计算结果写回寄存器组，下一条指令不再

读寄存器组，而是直接把前一条指令的ALU的计算结果作为自己的输入数据开始计

算过程，使本来需要暂停的操作变得可以继续执行，这种称为数据定向或数据旁路

技术。

43.(11分)某计算机字长为16位，主存地址空间大小为128KB,按字编址，采用字长指令格式,

指令各字段定义如下：

15121110

|Op|Ms雇|蛔ImI

施做目

转移指令采用相对寻址方式，相对偏移是用补码表示，寻址方式定义如下:

Ms/Md寻址方式助记符含义

000B寄存器直接Rn操作数=(Rn)

001B寄存器间接(Rn)操作数=((Rn))

010B寄存器间接、自增(Rn)+操作数=((Rn)),(Rn)+lfRn

011BHIMD(Rn)转移目标地址=(PC)+(Rn)

注：(X)表示有储蓄地址X或寄存器X的内容，请回答下列问题：

(1)该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄

存器(MAR)和存储器数据寄存器(MDR)至少各需多少位？

答：0P码4位，16条指令；

寄存器数8个；

128K/2=64K=216

MAR：16位

MDR：16位

(2)转移指令的目标地址范围是多少？

64K

(0,216-1)

(3)若操作码0010B表示加法操作(助记符为add),寄存器R4和R5的编号分别为100B和

101B,R4的内容为1234H,R5的内容为5678H,地址1234H中的内容为5678H,地址5678H

中的内容为1234H,则汇编语言为add(R4),(R5)+(逗号前源操作数，逗号后为目的操作数)

对应的机器码是什么(用卜六进制表示)？该指令执行后，哪些寄存器和存储单元的内容会

改变？改变后的内容是什么？

答：0010001100010101->2315H

(R5)=5679H

(5678H)=68ACH

2011

16.偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。卜列寻址方式中，

不属于偏移寻址方式的是

A.间接寻址B.基址寻址C.相对寻址D.变址寻址

参考答案：Ao

【解析】：

间接寻址不需要寄存器，EA=(A)o

基址寻址：EA=A+基址寄存器内容；

相对寻址：EA=A+PC内容；

变址寻址：EA=A+变址寄存器内容。

18.下列给出的指令系统特点中，有利于实现指令流水线的是

I.指令格式规整且长度一致

II.指令和数据按边界对齐存放

III.只有Load/Store指令才能对操作数进行存储访问

A.仅I、IIB.仅n、nic.仅I、inD.1、II、in

参考答案：D。

【解析】：以上三个RISC特征都能够有效降低取指令或执行指令的复杂度，从而有利于流水

线操作。

【模拟题】

五、中央处理器(CPU)

【大纲要求】

(-)CPU的功能和基本结构

(二)指令执行过程

(三)数据通路的功能和基本结构

(四)控制器的功能和工作原理

1.硬布线控制器

2.微程序控制器

微程序、微指令和微命令；微命令格式；微指令的编码方式；微地址的形式方式。

(五)指令流水线

1.指令流水线的基本概念

2.指令流水线的基本实现**

3.超标量和动态流水线的基本概念

（六）多核处理器的基本概念**

【三年所占分值】

2009年：17分；2010年：4分；2011年：2分

【历年考研真题及参考答案】

2009年

18.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之

间的缓存时间）分别为90ns、80ns、70ns、60ns,则该计算机的CPU时钟周期至少是（A）

A.90nsB.90nsC.90nsD.90ns

19.相对于微程序控制器，硬布线控制器的特点是（D）

A.指令执行速度慢，指令功能的修改和扩展容易

B.指令执行速度慢，指令功能的修改和扩展难

C.指令执行速度快，指令功能的修改和扩展容易

D.指令执行速度快，指令功能的修改和扩展难

44.（13分）某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如下图所

示（见下页），图中所有控制信号为1时表示有效、为0时表示无效，例如控制信号MDRinE

为1时表示允许数据从DB打入MDR,MDRin为1表示允许数据从内总线打入MDR。假

设MAR的输出一直处于使能状态。加法指令"ADD（RI）,R0”的功能为（RO）+（（R1））O（R1）,

即将R0中的数据写入R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指内

存单元中保存。

下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中

描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

•Mi»R<MiMAk

•UH1FH1

C3*STTiRwiil.IRni

Ci

•解答

（1）数据通路组成（运算器、存储器、总线、指令系统、CPU）

（2）指令周期、CPU周期、时钟周期的概念

（3）机器指令ADD（R1）,RO的含义：（RO）+（（R1））O（R1）

（4）指令周期流程图设计（插图）

（5）指令执行阶段（执行周期）控制信号列表（插表）

解答：一个CPU周期含4个时钟周期C1〜C4。指令周期流程图山3个CPU周期组成,

到I个41rIMW|

6&个cIMWl

>Ml⑼应8•MM

指令机行阶©各节招功艇与相效控制信号制衷

时林

c已也.山上W3♦NABKI,.・MAk.4

C.\：1V.M*(VjU,Mrtuk.\tl此

V,V'WR.弼jI

M*1Fr4-■k，・・Ml,V

"Un・MVK地hmfl通

r.\QM・VM.・・丽

cMMi4tWMlw"1&,,E•\1E%'

2010年

12、下列选项中，能缩短程序执行时间的措施是（D）

I提高CPU时钟频率，n优化数据通过结构,

III对程序进行编译优化

A：仅I和HB：仅I和m

C：仅II和HID：I,II,HI

18.下列寄存器中，汇编程序员可见的是（）

A.存储器地址寄存器（MAR）

B.程序计数器（PC）

C.存储器数据寄存器（MDR）

D.指令寄存器（IR）

参考答案：B

2011年

17.某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出

标志OF,条件转移指令bgt（无符号整数比较大于时转移）的转移条件是

A.CF+OF=1B./SF+ZF=1C./（CF+ZF）=1D./（CF+SF）=1

参考答案：C»

【解析工无符号整数比较做减法，若a>b,则a-b无进位/借位，也不为0。故CF=0且ZF=0。

【试题示例】

1、程序计数器PC用来存放指令地址，其位数和下列哪个寄存器相同？（D）

A.指令寄存器IRB.主存数据寄存器MDR

C.程序状态字寄存器PSWRD.主存地址寄存器MAR

•下图是一个简化的CPU与主存连接结构示意图（图中省略了所有多路选择器）。其

中有一个累加寄存器AC、-个状态数据寄存器和其他四个寄存器：主存地址寄存

器MAR、主存数据寄存器MDR、程序计数器PC和指令寄存器IR,各部件及其之

间的连线表示数据通路，箭头表示信息传递方向。

要求：

（1）请写出图中a、b、c、d四个寄存器的名称

（2）简述图中指令从主存取到控制器的过程。

（3）说明数据从主存取出、运算、写回主存所经过的数据通路（假定数据地址一在MAR中）。

c：主存地址寄存器

d：程序计数器

【模拟题】

六、总线

【大纲要求】

（一）总线概述

1.总线的基本概念

2.总线的分类

3.总线的组成及性能指标

（二）总线仲裁

1.集中仲裁方式

2.分布仲裁方式

（三）总线操作和定时

1.同步定时方式

2.异步定时方式

（四）总线标准

【三年所占分值】

2009年：2分；2010年：2分；2011年：2分

【历年考研真题及参考答案】

2009年

20.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周

期，总线时钟频率为10MHz,则总线带宽是（B）

A.10MB/SB.20MB/S

C.40MB/SD.80MB/S

2010年

20.下列选项中的英文缩写均为总线标准的是（）

A.PCLCRT、USB、EISA

B.ISA、CPI、VESA、EISA

C.ISA、SCSI、RAM、MIPS

D.ISA>EISA>PCI、PCI-Express

参考答案：D

CRT、CPI、MIPS、RAM

2011

20.在系统总线的数据线上，丕可能传输的是

A.指令B.操作数C.握手（应答）信号D.中断类型号

参考答案：C»

【解析工一般而言，系统总线采用同步方式传输，握手信号属于控制信号，不在数据总线

上传输。

【模拟题】

七、输入输出（I/O）系统

【大纲要求】

（一）I/O系统基本概念

（_）外部设备

1.输入设备：键盘、鼠标

2.输出设备：显示器、打印机

3.外存储器：硬盘存储器、磁盘阵列、光盘存储器

（三）I/O接口（I/O控制器）

1.1/0接口的功能和基本结构

2.I/O端口及其编址

3.1/0地址空间及其编码

（四）I/O方式

1.程序查询方式

2.程序中断方式

中断的基本概念；中断响应过程；中断处理过程；多重中断和中断屏蔽的概念。

3.DMA方式

DMA控制器的组成；DMA传送过程。

4.通道方式

【三年所占分值】

2009年