三极管自动分选机硬件电路及其软件系统设计

关键词：三极管分选机全自动第一章绪论趋势是料管对料管，这是国内外的制造商的共识。到了2007年5月我公司也相继购买分选机仍然沿用其步进电机带动凸轮的测试位设计，而传送结构采用传送皮带上固定421.2研究课题目标及意义(2)每小时能测5500只三极管；(2)为日后研发具有自主知识产权的料管对料管的自动测试分选机打下坚实的理第二章课题的硬件电路设计方案如下图2.1:各部分作用是：测试爪：有两个或者三个，分别测试的是管子的常规参数，如：ICBO、ICEO、ICM、BVCEO、BVCEO等；管子的开关时间和热阻。其次，在1—4号位分别有四个传感器，作用分别是，1:检测导轨是否装满管子，如果满了就给系统信号，停止进料。2:检测是否有管子到达2号位置。3:检测是否有管子到达3号位。4:检测被测后的管子是否落下，没有落下说明被卡到什么位置或是掉到外面去了，系统报警。三极管沿着导轨向下，到达二号位时会被挡杆挡住，此时二号位传感器检测被测三极测试。得到测试参数，系统进行分类，然后给分选部分信号，分选电机(步进电机)得到好的扩展性，电压可扩展最大到3000V,电流最大到200A。并且系统配置灵活，可为不控制用电脑PC用英文Windows98系统，测试控制软件为JUNO公司自行研发的2.2分选机的电气设计方案(3)与测试机联机通讯板(站板)2块；控制控制通讯通讯软件系统图2-2结构框图气气部气属绝中出地址译缀冲光见用妻晨输入传盛器图2-3气缸驱动及传感器控制板高电路的抗干扰能力。在扩展部分，我们采用74LS245(三态输出的八组总线收发器)和74LS377(8D边沿触发器)这样提高了我们设计的可修改性。在扩展输出这里我们用的是CPLD(可编程序控制器件),这样可以大大简化我们的电路图。测试机(站板)是为测量三极管参数准备测试条件的，并且获取和传送参数给测试系对进入导轨的三极管通过光电传感器进行极性检测，如果检测到某个三极管的极性反向隔隔离。电平转换信号极性转换扩展输出输地址译码并记数缓冲扩展输出输入分选电图2-5入箱分选控制板2.3小结第三章测试爪驱动力的选择及分选机入箱分选部分分析3.1测试爪驱动力的选择(气缸驱动与电机驱动的设计对比)方案一：用步进电机。前面我们已经对分选机的大概工作流图做了介绍，如果用步进电机作为测试爪的驱动力，那么三个挡杆和两个测试爪都由一个电机驱动，这样在同一根轴上面，我们要在轴的不同位置装上一套凸轮来实现整个测试这个环节。条件，压力角，工作轮廓是否失真等因素。对于移动动从动件盘形凸轮机构，在条件允许的情况下时，应取较大的导轨长度1和较小的悬臂尺寸b。对滚子从动件，应恰当选取滚子半径rr;对平底从动件，应确定合适的平底宽度1。此外，还应注意满足强度和工艺性要求。因凸轮的工作轮廓已经确定，所以凸轮的结构设计主要是确定曲线轮廓的轴向厚度和凸轮与传动轴的联接方式。当工作载荷较小时，曲线轮廓的轴向厚度一般取为轮廓曲线最大矢径的1/10～1/5;对于受力较大的重要场合，需按凸轮轮廓面与从动件间的接触强度进行设计。在确定凸轮与传动轴的联接方式时，应综合考虑凸轮的装拆、调整和固定等问题。对于执行机构较多的设备，其各执行构件之间的运动协调性通常由运动循环图确定，因此在装配凸轮机构时，凸轮轮廓曲线起始点(推程开始点)的相对位置需按运动循环图进行调整，以保证各执行构件能按预定程序协调动作。为此，在结构设计上要求凸轮能相对于传动轴沿圆周方向进行转动，并可靠地加以固定。最简便的方法是采用紧定螺钉固定凸轮，或用紧定螺钉预固定，待调整好后再用销子固定。方案二：用气缸。一般情况我们在这里用到的气缸都是专用气缸。它的运动轨迹都是特定的。所以很容易实现对它的控制。在本次设计中我们采用的就是气缸控制。在测试环节中，我们通过气缸再加上一些机械方面的设计，使挡杆和测试爪配合动作来完成测试动作。3.1.2方案对比和选择在实际应用中，我们在选择器件时一般主要考虑两个方面的因素：效率和成本。在效A进气口B进气口2电磁阀1图3-2电磁阀控制电路空空4中图3-3电磁阀驱动电路4A.出气口+B出气口控制信号压缩空气入口与大气连通(接消声器)气缸控制简图3.2分选机入箱分选马达控制分析3.2.1步进电机控制设计步数，这是由控制工艺决定。(1)判断旋转方向；(2)按相序确定控制字；(3)按顺序输入控制字即传送控制脉冲序列；(4)控制步数。步进电机有可以精确控制的优点，但是功耗大，效率低，力矩小。如果选用大功率步进电机，为了降低功耗，可以采取PWM恒流控制的方法。基本思路是，用带反馈的高频PWM根据输出功率的要求对每相恒流驱动，总体电流顺序又符合转动顺序。需要力矩小的时候应及时减小电流，以降低功耗。该方案实现的电路，可以采用独立的单片机或CPLD加场效应管驱动电路以及电流采样反馈电路方案A:步进电机驱动与8051单片机的接口电路(以三相双三拍式步进电机为例)P1,12AT89C51是一种带4K字节闪烁可编程可擦除只读存储器(FPEROM—Falsh俗称单片机。如图3-5,AT89C2051是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非·寿命：1000写/擦循环数据保留时间：10年；·128*8位内部RAM;·32可编程I/O线；·两个16位定时器计数器；·可编程串行通道；VCC:供电电压；口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门P3口管脚备选功能P3.0RXD(串行输入口)P3.1TXD(串行输出口)P3.2/INTO(外部中断0)P3.3/INT1(外部中断1)P3.4TO(记时器0外部输入)P3.5T1(记时器1外部输入)P3.6/WR(外部数据存储器写选通)P3.7/RD(外部数据存储器读选通)禁止ALE的输出可在SFR8EH地址上置0。此时，ALE只有在执行MOVX,MOVC是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET;当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程保持ALE管脚处于低电平10ms来完成。在芯片擦操作中，代码阵列全被写“1”且在(2)电机与8051单片机的接口电路图3-6方式步序控制位通电绕组控制字000000100000000000101(4)三相双三拍步进电机程序框图如图3-7:延时延时_返回图3-7三相双三拍步进电机程序框图;N步数A;延时MOVP1,#06H;正向，第二拍DECA;步数又减1JZDONE;A=0,返回MOVP1,#05H;正向，第三拍AJMPDONE;A=0,返回到主程序JNZLOOP2;步数不够继续反转分频输出控电机控制状态机软件消抖3、系统硬件设计CPLD采用Altera公司MAX7000系列的EPM7128SLC84-7。驱动电路原理3-9所示。CD光电合6图3-9驱动电路原理图后进入ULN2003A。ULN2003A是一片集成了7个达林顿管的芯片。来自光耦合的5V机的负极与地导通，正负极之间形成12V压差，电机运转。器74LS393N进行硬件分频。频率源为CPLD的2048Hz的频率，将74LS393N内部的T触发器串联，就能将2048Hz的频率分频得到0.5Hz～1024Hz、等比倍率为2的频率，这果编码盘有421和20,4位二进制可形成16个二进制数，因此就将圆盈划分16个扇区，母个雨区对应一个4位二进制0号第0号第21号用6号箱18号角9号角15号第12号箱24号第图3-10编码盘结构2、编码盘传感器电路结构表3-2:表3-2编码盘编码箱号传感器位置0000011号箱0000110001010001110010015号箱00101l6号箱00110l7号箱00111101000101001110号箱01010111号箱01011112号箱01100113号箱010114号箱01110115号箱011116号箱10000117号箱10001118号箱10010119号箱10011120号箱1010021号箱10l01l22号箱10l10l23号箱10l11124号箱1l0001在得到分选信号时，怎么确定分选电机从最短的路径到达目的地?我们可以想象一下，当落管处于三号箱的位置时，收到一个去九号箱的信号。此时，电机是正转到达，还是反转到达?可以肯定的是正转的路径肯定要短。此时怎么对电机发出正确的命令，通过什么样的计算来决定。我们想到了一个很好的办法来解决这个问题。首先，假如现在落管处于三号箱位，它的下一个位置是九号箱，那么我们计算一下。三号箱相对的那个位置应该是一十五号箱。现在我们要去的九号箱，九比十五要小，所以应该按顺时针转，如果所要去的箱号数比三号箱相对的十五要大，则相应的逆时针转，如图3-12:图3-12:21号第18号角9号电15号角12号第0号第图3-12编码盘)if(motoio&&!mots.place){//电机在定位点m_motocur=mots.motosat;}}3.3小结第四章硬件电路设计CPLD的系统设计一般包括软件和硬件两个方面，通过了解它的系统设计流程，对开发CPLD有很大帮助。一般来说，一个比较大的完整的项目应该采用层次化的描述方法：分成几个较大的功能所谓的TOPDOWN设计，是指系统的设计可以从上层到下层(从抽象到具体)逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设FPGA自动布局布线工具，把网表转换为目前，这种高层次(high-level-design)的方法已被广泛采用。高层次设计只是定义系统的层次描述转换成针对某种工艺化的网络表，使工艺转化变得轻而易举。CPLD系统设计的工作流程如图4-1所示：最后将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片CPLDCPLD:一般根据实际需要从Altera公司和Xilinx公司的各种芯片系列中挑选。2、种意见描述语言：编程工具主要是两大厂家Altera和Xilinx的集成综合EDA软件(如空保存为.vhd文件；放到PLD内);叫后仿真)可以分为电路原理图描述，状态机描述和波形描述3种形式。有的软件3种输入方法都支持Active-HDL。MAX+plusII图形输入方式只支持电路原理图描述和可以分为电路原理图描述，状态及描述和波形描述3种。有些软件3种输入方式都(1)电路原理图方式描述比较直观和高效，对综合软件的要求不高。一般大都使用成熟的IP核和中小规模集成电路所搭建的现成电路，整体放到一片可编程序逻辑器件的应用，在板集成支持CRT/LCD、UDMAIDE、软驱和各种外部设备IO。通过运用此次设计采用ISA总线技术，在工控机的PC1048位PC/104共有64个总线管脚如图4-4懂1图4-4传感器及气缸驱动板电路板灯，而报警信号灯需要在ULN2003的基础上再加一级放大电路驱动才行，如图4-5:如图4-6opo6po6pX0>p253A2.公 p251 p251名 212 96Aawr12.07 Aawr12.07ssD03LJ4. LJ4. hRhR 图4-6传感器及气缸驱动板电路板CPLD计4.4与测试机通讯板如图4-7:图4-7测试机通讯板试通讯板就可提供4个测试通讯接口。在接口处我们采用了如下图4-8设计：时，高电平有效，同时接2和3时，低电平有效。如图4-9所示：m图4-9测试机通讯板CPLD内部设计4.5入箱分选控制板图4-10马达控制原理图如图4-11所示：1我们最终选择的马达是VEXTAUPH599H-B,驱动器型号是VEXTA5-PhaseDriverUDX5128。VEXTAUPH599H-B马达如图4-11所示，5相采用心型连接。电压100V,电流1.4A/相，步距角为0.72°,转一圈需要500step。由于步距角为0.72°太大，我们对它进行了细分，分为0.36°,这样步进马达旋转一圈就需要1000step,即1000个脉冲信号。此次设计的分选机为二十五个分选箱，每个分选箱之间的角度就是14.4°,所以从一个分选位到达另一个分选位需要40个脉冲。实际应用中对步进电机的要求：2、加工精度高，即要求一个脉冲对应的位移量小，并要准确、均匀。这就要求步进电机步距小，步距精度高，不得丢步或是过冲；偶数倍(2N)分频使用一模N计数器模块即可实现，即每当模N计数器上升沿从0开始计数至N时，输出时钟进行翻转，同时给计数器一复位信号使之从0开始重新计数，以此循环即可。偶数倍分频原理示意图见图4-12。奇数倍(2N+1)分频(1)占空比为X/(2N+1)或(2N+1-X)/(2N+1)分频，用模(2N+1)计数器模块可当计数器时钟上升沿从0开始计数到X值时输出时钟翻转一次，在计数器继续计数达到2N+1时，输出时钟再次翻转并对计数器置一复位信号，使之从0开始重新计数，即可实现。(2)占空比为50%的分频，设计思想如下：基于(1)中占空比为非50%的输出时钟在输入时钟的上升沿触发翻转；若在同一个输入时钟周期内，此计数器的两次输出时钟翻转分别在与(1)中对应的下降沿触发翻转，输出的时钟与(1)中输出的时钟进行逻辑或，即可得到占空比为50%的奇数倍分频时钟。当然其输出端再与偶数倍分频器串接则可以实现偶数倍分频。奇数倍分频原理示意图见图4-13。N-0.5倍分频采用模N计数器可以实现。具体如下：计数器从0开始上升沿计数，计数达到N-1数器输出时钟必须进行再次翻转，即当CLK为下降沿时计数器的输入端应为上升沿脉冲，使计数器计数达到N而复位为0重新开始计数同时输出时钟翻转。这个过程所要做的就是对CLK进行适当的变换，使之送给计数器的触发时钟每经历N-0.5个周期就翻转一次。N-0.5倍：取N=3,分频原理示意图见图4.14。对于任意的N+A/B倍分频(N、A、B∈Z,A≤B)分别设计一个分频值为N和分频值N+1的整数分频器，采用脉冲计数来控制单位时间内两个分频器出现的次数，从而获得所需要的小数分频值。可以采取如下方法来计算个子出现的频率：设N出现的频率为a,则N×a+(N+1)×(B-a)=N×B+A求解a=B-A;所以N+1出现的频率为A.例如实现7+2/5分频，取a为3,即7×3+8×2就可以实现。2、设计方法采用VHDL语言可以实现计数器的下降沿触发翻转，并且CPLD/FPGA具有可并行执行的特性，可以保证两种不同的触发翻转以及分频时钟输出保持同步，所以上述分频方法可以基于CPLD/FPGA予以实现。综合上述分析，实现多功能分频器功能的设计框图如图4.15所示。t齐数牌分频模块Nw模草计数器齐数牌分频模块N-D₅信分输模占空比50%奇数信分频M"N大偶数值分频2N-1位分蝶模块化，便于程序修改、功能升级和分频系数的设定。对于分频值的设定采取了软件设定的方法，即只需在VHDL语言程序中按照自己的需求对相应的参数作修改、设定，而且设定值mn nhalfanm=通电图4-17次级原理图模N计数器N设置为2,实现四分频；奇数倍分频模块中模2N+1计数器N设置为1值设置为2实现2M*(2N+1)=12分频；N-0.5倍分频模块中N设置为3,实现2.5分频。从方针波形中可以步进电机(脉冲电动机)是一种将电脉冲转化为角位移的执行机构，是数字控制的一种执行元件，其可以通过控制脉冲频率来控制电机转动的速度和加速度，从而达到调速的目的。步进电机具有转矩大、惯性小、响应频率高等优点，因此具有瞬间启动与急速停止的优越特性。步进电机在各种应用场合下最大的优势是：可以开环方式控制而无需反馈就能对位置和速度进行控制，但也正是因为负载位置对控制电路没有反馈，步进电机就必须正确响应每次励磁变化。如果励磁频率选择不当，电机不能够移到新的位置，那么实际的负载位置相对控制器所期待的位置出现永久误差，即发生失步现象或过冲现象。因此步进电机开环控制系统中，如何防止失步和过冲是开环控制系统能否正常运行的关键。1、步进电机加减速控制原理S曲线加减速将传统的3段加减速过程变为7段加减速过程，形成S字形，如图如输人为脉冲数N,在规定的时间T内，其频率即为f。驱动脉冲的频率f随时间t有：T2=0。这时加速段由3个变为2个，即加加速段与减加速段。将T等分为40个时间相同的时间段，即将加加速时间T1分为20等分，将加减速时间T3分为20等分。则4.5.4实际设计图如图4-191、在图4-19中，FDIV部分内部电路如下图4-20:()4.5.5调试过程中的问题分析4.6编码盘电路设计如图4-21总共六组，有五组是用于分选编码，最多可以有32组编码；另一组是用于为分选马4.7入箱传感器电路设计如图4-23和图4-24图4-23入箱传感器设计一此电路中使用了LM358运放，它的输出低电平大于0.7V,与TTL接口电路不兼容，容易引起误动作，所以重新设计了下面的电路，如图4-23,此电路更加简单，但是灵敏度没有图一电路那么高，但是在这里已经够用了，所以采用了图4-24所示电路设计。图4-24入箱传感器设计二方案一、每个箱子一个入箱检测传感器，24个箱就有24个传感器。在测试系统对(1)方案一的设计比较全面，但是24路检测传感器的电路板相对复杂，而且需要组成一个直径为二三十厘米的圆形(应为24个分选箱是成圆形分布),在我们平时的维(2)方案二的设计简洁，一路传感器的电路只需制作一块直径为三四厘米的圆形板4.8传感器及电磁阀接口板设计