【一种低电压施密特触发器的设计与实现8400字（论文）】

一种低电压施密特触发器的设计与实现目录TOC\o"1-2"\h\u8300引言 127404第1章绪论 1251861.1研究背景与意义 2315341.2国内外研究状况 3263871.3论文结构安排 410361第2章施密特触发器的设计原理 474822.1引言 4316292.2施密特触发器种类与设计原理 5134382.2.1555定时器组成的施密特触发器 5125042.2.2由门电路组成的施密特触发器 575432.2.3集成施密特触发器及分析 8279092.3本章小结 920168第3章原理图的绘制与仿真 10179673.1仿真软件的介绍 1082183.2原理图仿真 10203253.3本章小结 1521002第4章施密特触发器版图实现 163804.1版图设计 16210464.2施密特触发器版图DRC验证 16295084.3施密特触发器版图LVS验证 1813024.4本章小结 209373结论 21引言随着社会的飞速发展，各类电子产品不断出现。很多电子产品由最初的笨重到现在便于携带，使我们的生活越来越方便。集成电路的工艺尺寸决定了产品的大小，由于各种器件宽长比减小且集成度增加，给集成电路带来一系列挑战。在当前技术发展过程中，集成电路技术发展迅速且趋于稳定，互补型金属氧化物半导体（ComplementedMetalOxideSemiconductor,CMOS）制造工艺与其它工艺相比，制造成本低，所消耗的功耗低，在晶圆上的集成度高。本文的主要内容与施密特触发器有关，因此利用CMOS工艺来实现拥有高性能要求的集成施密特触发器，拥有着更大的优势。目前施密特触发器所需的工作电压较之前相比普遍较低，再加上制造出低压差分电路要耗费大量的成本，因此开发出低压的施密特触发器电路就显得尤为重要。本文提出了一种低电压施密特触发器的设计与实现方案，能够满足输出电压在0.1V和1.4V时，电位会出现翻转，其他时间保持不变的迟滞现象，且能够滤除输入信号的噪声，使输出电压更加精准。第1章绪论1.1研究背景与意义在集成电路发展初期，电路规模很小，集成度也不高，寄生参数几乎可以忽略，几乎不影响电路功能，所以在设计电路时主要考虑的是如何在提升系统的性能的前提下提高集成度。而随着时代和科技的发展，由于人们需要存储更多的信息，对数据的处理速度也有了更高要求，这促使集成电路成为了驱动微电子科技发展的领军者，电路规模的扩大，电子器件需要集成在越来越小的芯片上，最终实现电子产品易携带。从1950年代世界上第一块集成电路诞生至今，集成电路的集成度一直遵循着摩尔定律[1]。现如今，半导体技术的规模已经从20世纪70年代的上千个晶体管，扩大到了现在数十亿个晶体管，工艺尺寸从微米级别缩小到了纳米级，器件的性能随着集成度的增加也有着越来越多的挑战。如今，随着器件的日益复杂和制造工艺难度的加大，大规模生产的难度也越来越大，需要考虑的方面和因素也越来越多，各种效应对器件性能的影响越来越大。如天线效应、闩锁效应、阱邻近效应(WellProximityEffect,WPE)还要注意静电释放等[2]。随着器件数量的增加，器件之间的距离越来越小，集成度增加，由于布线层数的增多，电路规模的大型化，使布局布线日益复杂，布线的宽度越来越窄，寄生效应也越来越大，随之产生的延迟、脉冲等干扰也越发严重，影响电路的功能[3]。版图设计是后端设计的最后也是最重要的一步。版图是根据电路图所给信息绘制出来的，要求必须具有原理图的性能，布局设计、器件尺寸要符合原理图的要求[4]。在集成电路发展的早期,版图工具还不完备，工程师们要从头到尾在纸上绘制出来，完成一个项目需要耗费大量的时间，同时需要格外的细心。尤其在集成度如此之高的今天，一块芯片上有百亿个晶体管，这种徒手绘制版图显然已经不能满足现在的需求。从1960年代开始,EDA(ElectronicDesignAutomatic)工具应运而生[5]。它可以协助电子设计师设计电子系统，进行大数据计算，性能分析，给电子设计师带来极大的便利，版图设计同样也离不开EDA技术。与之相关的还有计算机辅助设计(ComputerAidedDesign,CAD)技术和计算机辅助工程(ComputerAssistantEngineering)技术等对工程师来说也是得心应手的辅助工具。然而尽管有了EDA工具，芯片设计仍是一个复杂的系统工程。集成电路设计可以分为前端设计和后端设计，其中前端设计包括芯片规格的制定、硬件描述语言编码、前仿真最后就是逻辑综合。后端设计包括布局规划、布线、提取计生参数、版图物理验证。在版图验证完成后，芯片设计就接近尾声了。集成电路设计需要设计人员有高深的学术知识，要通晓各电路的工作原理，通常一个大电路可以分成好多块小电路，每个小电路又有特定的功能，进行版图设计时要摆放在一起，来减小寄生参数，还要明白工艺制造熟练运用版图设计软件对电路进行布局明白工艺制造的基础知识。掌握并熟练运用绘图软件并对电路制定合理的布局设计，在确保电路能够正常工作的前提下，好的布局能够最大程度地提高版图的性能，使功耗降到最低，且能够降低成本。如果电路在给定时刻的输出状态不仅取决于该时刻电路的输入状态，而且还跟过去的电路状态有关，也就是说电路具有存储功能，这种电路我们称之为时序逻辑电路[6]。可以在时序逻辑电路中完成存储功能的电路叫做触发器，这是最重要、最基本的时序逻辑电路。触发器和组合电路可以组成多种时序逻辑单元电路，例如计数器、移位寄存器、随机存储器等，施密特触发器也是触发器的一种[7]。输入信号上附加的噪声在施密特触发器中也可以被滤除。1934年奥托.赫伯特·施密特(Otto.Herbert·Schmitt)发明了施密特触发器[8]。它是一种比较特殊的触发器，有两个触发电压，即阈值电压，分为正向阈值电压和负向阈值电压。当输入电压从0开始上升至正向阈值电压时，输出翻转为高电平；当输入电压继续上升后下降至负向阈值电压时，输出开始翻转为低电平；在二者之间时，输出保持上一电压值不变。只有输入电压有较大变化时，输出也随之变化，因此将这种元件命名为触发器[9]。1.2国内外研究状况在过去，设计电路时只涉及到门级电路，对阈值电压几乎没有研究，阈值电压也通常是一个定值。然而，随着科技的不断革新，电路不再是只研究到门级电路，逐渐过渡到了开关级，这时阈值就显得尤为重要。如果能够控制阈值，就会使电路的性能有所提升，而施密特触发器就恰好符合这些要求。施密特触发器不仅使电路的性能提高了，还简化了电路设计。着眼于集成电路产业发展的现实需要，未来需要进一步加大集成电路领域的基础研究，强化底层技术知识供给，为集成电路产业发展夯实基础知识[10]。在集成电路发展的过程中，由于工艺尺寸的不断缩减，对于光刻设备精度得要求也更加严格，低精度的光刻设备会给芯片的功耗和电路性能造成影响[11]。半导体在光刻时的存在的一些问题是：（1）随着工艺尺寸的缩减，需要高精度的光刻机来制作芯片，然而高精度的光刻机光源发出的光源强度尚不满足工业生产的需求。光源的衍射又会降低工艺的精度。(2)在线路与功能区曝光后，由于工艺尺寸的减小，很容易在显影过后发生刻蚀过度或刻蚀不足的问题(3)光刻机造价太高，需要投入大量资金。随着集成电路工艺的不断减小，用于器件的材料和结构将很快达到其物理极限。特别是进入纳米时代后，CMOS工艺向深亚微米和纳米级发展。场效应管会产生短沟道效应、寄生效应等对器件性能产生影响。MOS器件上的寄生效应。当对漏极施加高压时，由于栅的长度很短，源极同时会受到漏极电场的影响，漏极电场的影响会减小源极结势垒，从而会影响器件的性能。1.3论文结构安排本设计在国内外研究的基础内容上，研究如何实现施密特触发器，绘制其原理图，根据原理图画出版图。此外，此设计还将实现较好的性能。在借鉴了一些其它的优秀研究成果的基础上系统的分析了施密特触发器的原理，设计出了一个CMOS施密特触发器。根据本此设计完成的工作顺序，将本文结构内容进行如下安排：第一章：重点介绍了本论文的研讨背景，集成电路、施密特触发器以及国内外研究现状。第二章：重点介绍了几种施密特触发器及其原理，说明了其中的优缺点，并根据电路分析以便确定最后的研究方案。第三章：绘制施密特触发器的原理图并仿真。第四章：主要介绍了模拟版图设计的相关基础知识以及设计步骤，根据原理图进行版图设计并通过DRC及LVS等验证，总结全文。第2章施密特触发器的设计原理2.1引言本章将介绍几种施密特触发器，555施密特触发器、门电路施密特触发器、CMOS施密特触发器，并对它们进行分析，选出最优化的方案进行设计。传统的施密特触发器采用4管或6管串联的形式[12,14]。施密特触发器不同于其他触发器，它所具有的特点：它属于电平触发，电路有两种稳定状态，两种稳定状态的维持和转换完全取决于外加触发信号，对于轻微变化的信号也同样适用。电压传输特性比较特殊，电路有两个不同的阈值电压，如图2.1所示。Vo’Vo’VVOHVOLVOLOOVVT-VT+vt图2.1施密特电路的传输特性2.2施密特触发器种类与设计原理2.2.1555定时器组成的施密特触发器VccVDD555施密特触发器，采用555定时器阈值输入端与触发输入端即管脚6和管脚2连接起来构成输入端Vi，Vm为控制输入端，3脚或7脚与电阻R相接同时与VDD上相连接作为输出端Vo或Vo’，就能构成如图2.2所示的施密特触发电路[15]VccVDDVo’R48Vo’R48ViVMVo555621537ViVMVo555621537图2.2555施密特触发器电路当输入电压Vi=0V时，即Vi1<VT+（VT+=2/3Vcc）、Vi2<VT-（VT-=1/3Vcc）,此时Vo=1。Vi逐渐上升,当Vi<VT+,输出Vo保持1不变。当Vi继续上升至Vi>VT+时，定时器状态翻转，由之前的Vo=1变为Vo=0，之后Vi继续上升至最高点后开始下降，在VT-<Vi<VT+时，输出保持上一个状态不变，即输出电压仍为0。当Vi继续下降至Vi<VT-，即Vi1<VT+、Vi2<VT-，此时输出又迅速由Vo=0翻转为Vo=1。虽然555定时器可以很好的实现施密特触发器的各种功能，但其中大多数是三极管，在版图设计中以MOS管居多，很少用到三极管，且三极管版图中PNP型晶体管更易实现，但PNP晶体管的版图仍然要比MOS管的面积大，所以用555定时器很难实现小面积的版图。有版图面积大，集成度不高的缺点，因此不再考虑用其实现施密特触发器。2.2.2由门电路组成的施密特触发器门电路组成的施密特触发器[16]，本电路电路是由中两个串联的反相器，R1、R2分别为两个分压电阻，通过R2的反馈作用将vo反馈到vn，如图2.3所示。R2R2vnvivoR1I1I2vnvivoR1I1I2vo1vo1图2.3CMOS反相器组成的施密特触发器给vi加一个三角波作为输入信号，令反相器的阈值电压Vth=VDD/2。分析可知，整个电路的工作状态取决于反相器I1的输入vn，经分析可以得出下列式子：（2-1）根据分析可知当vi=0V时，经过反相器I1后电位由低电位变为高电位，即I1门截止，经过反相器I2时同理，即I2导通，此时输出端vo=0V。vi从0V逐渐增加，在vn<Vth区间内，电路仍会保持之前的状态，输出端vo=0V不变。当vi上升至一定值至vn=Vth时,由于R2的存在会将电压反馈给输入端引起vn电压的继续升高，此时电路会产生如下正反馈过程：电路会迅速由原来的I1截止变为导通，I2由导通变为截止，输出电压vo=VDD，此时输入电压vi的值就是施密特触发器的正向阈值电压VT+。(2-2)(2-3)输入电压继续增大至vn>Vth时，输出电压vo=VDD保持不变。v1继续上升达到最高电压值后下降，当vn=Vth时，此时电路会有此正反馈过程：经过正反馈后输出电压vo=0V，此时vi即为输入电平减小时的负向阈值电压VT-。(2-4)将VDD=2Vth代入可得(2-5)在满足vi<VT-的条件下，输出电压vo=0V，施密特电路已经稳定。此时回差电压为：(2-6)式子(2-6)表明，电路回差电压ΔVT∝R1/R2，因此即调节回差电压ΔVT的大小可以通过改变R1，R2的比值来实现。电路的工作波形及传输特性如图2.4所示。vtVOLvvtVOLvoVOHOVT-VT+t工作波形(b)传输特性曲线图2.4门电路施密特触发器工作波形及传输特性曲线虽然用门电路加电阻也能实现施密特触发器的功能，但能实现的回差电压的改变没有集成施密特触发器更灵活。2.2.3集成施密特触发器及分析集成施密特触发器，它的性能稳定应用广泛，集成面积小[17]，如图2.5。三个PMOS管、三个NMOS管间相互连接组成了施密特结构，M7、M8、M9、M10对电路起整形作用，M11、M12构成的反相器可以提高电路带负载的能力。VDDVDDM7M7M1M1M5M11M8M5M11M8M2VoM2VoVO2ViVO2ViVO1M3M9VO1M3M9M12M12M6M10M6M10M4M4图2.5电路图图2.6CMOS集成施密特触发器波形给Vi添加一个三角波的输入信号，PMOS管的开启电压为VTP，NMOS管开启电压为VTN。当输入电压Vi=0时，M1、M2两个PMOS管子导通，M3、M4两个NMOS管子截止，经过第一部分施密特触发电路后，VO1输出为高电平，高电平使M9处于截止状态，使M10处于导通状态，经过M9、M10构成的反相器后VO2是低电平，后经M11和M12反相器后VO=VOH。VO2的低电平又使M7开始工作，M8截止，输出VO1的高电平，同时使M5截止，M6导通，源极电压VS6=VDD-VTN。随着输入电压的继续增大，当Vi>VTN时M4最先导通，由于M6的源极电位与M3源极电位相同，则M3的源极电压同样为VDD-VTN，M3仍然截止，直至输入电压继续升高至M1、M2处于截止状态，VO1和VS3的电压才逐渐降低。当Vi-VS3>TN时，M3导通，VO1为低电平，M9导通，M10截止，输出VO2是高电平，输出VO变为低电平。VO1的低电平使M6截止、M5导通，VS5=VS2≈0-VTP。同理可以得出，在输入电压降低时，只有在|Vi-VS2|>|VTP|时，VO1由低电平又变为高电平，VO输出高电平，即VO=VOH。经过上述分析可以得出，输入电压Vi在上升和下降的过程分别有不同的两个阈值电压，具有施密特电压传输特性。2.3本章小结基于上述所说，最终确定了CMOS施密特触发器，它有容易集成且容易实现的优点，那么接下来将对其进行绘制与仿真。

第3章原理图的绘制与仿真3.1仿真软件的介绍CadenceVirtuoso能够对集成电路芯片进行精准的设计，可以根据不同工艺尺寸进行原理图版图的设计，为模拟仿真，射频集成设计、模拟电路设计、有混合信号的集成电路的绘制提供了便捷，有方便易操作，精准绘制等突出特点[18]。它拥有自带的版图编辑器(LayoutEditor)，可以完成多层次，从上而下的全定制物理版图设计[19]。3.2原理图仿真3.2.1建立库、绘制原理图开机后运行VirtualBox，打开虚拟机，进入Linux系统，打开终端，shell中输入icfb&如图3.1所示.图3.1终端显示回车后出现CIW（CommandInterpreterWindow）窗口，如图3.2所示.图3.2CIW窗口在CIW窗口中，建立一个名为newlib的库，在弹出的NewLibrary中，Name栏输入newlib[20]，TechnologyFile选择Compileanewtechfile，点击OK，如图3.3所示。图3.3创建NewLibrary出现LoadTechnologyFile窗口，选择要添加的tf文件，选择smic18ee路径下的techfile.tf文件，点击OK，现在就建立好了一个名字为newlib的库，如图3.4所示。图3.4LoadTechnologyFile窗口填写完毕后，出现图3.5所示，则表示新库建立成功。图3.5新库创建成功界面点击刚才建立的新库newlib，在LibraryManager窗口，建立一个新的单元，在弹出的NewFile窗口中，Cell栏填写Schmidt，Type选择Schematic，点击OK，如图3.6所示。图3.6创建新单元在弹出的原理图绘制窗口中，按i调用器件，库选择smic，调用需要的MOS管，选中调用出来的MOS管，按q，调节MOS管的属性，修改MOS管的宽长比，如图3.7所示。图3.7调用器件m可以移动，同时按住m和F3可以进行翻转的调整。根据前面2.4节的分析，在原理图设计的过程中，给PM2和NM0较小的宽长比，使PM0、PM1和NM2、NM3能够正常工作。NM5控制VT+的大小，PM5控制VT-的大小，即施密特触发器性能的高低。给PM4和NM4相对较大的宽长比来起到更高的隔离作用，同时又提高了带负载的能力。添加管脚，在绘制原理图窗口中，按p填写需要添加的管脚名，选择管脚的类型，Input、Output、InputOutput，点击Hide[21]，如图3.8所示。图3.8添加管脚要注意连线时四条线不能接入同一个点上，原理图画完后要CheckandSave看有没有漏接的情况。如图3.9所示。图3.9原理图3.2.2原理图仿真结果与分析复制之前生成的Schmidt原理图改名为Schmidt1，然后打开Schmidt1原理图，添加激励源，按I键，选择analogLib库，在库中选择需要的激励源vsource，按Q调节属性。原理图如图3.10所示。图3.10添加激励源后的原理图原理图调整完毕后，点击Tools→AnalogEnvironment，出现ADE仿真窗口[22]。开始配置仿真环境，在Setup菜单中Modellibrary添加模拟库文件，在Analyses的Choose中选择瞬态仿真,输入仿真持续时间5μs或进行直流分析。在Outputs菜单中，ToBePlotted-SelectonSchematic后使用鼠标去选中原理图中的in、out及其它所需仿真的线作为监视器监视的对象，点击OK，下方Outputs处对输出端口进行双击修改输出为显示状态即可。在Session菜单中，Options窗口中WaveformTool选择AWD，点击OK。最后在Simulation菜单中选择NetlistandRun，开始进行仿真，ADE仿真窗口如图3.11所示。图3.11ADE仿真窗口若报错信息为产生网表失败，则需要对原理图进行保存并验证操作，方可解决问题。检查是否已经选择监视器输出波形。错误修改完成之后重新进行NetlistandRun操作，直到ADE运行正常，弹出仿真窗口。波形如图3.12所示。图3.12仿真波形3.3本章小结本章在集成电路设计环境下绘制了施密特触发器电路的原理图，进行了仿真分析和验证，由图3.12可知，信号在经过施密特触发电路时出现了杂波，在整形级时将杂波进行了整形，是输出信号变得规整。由此可见上述设计的电路原理图符合设计要求。

第4章施密特触发器版图实现随着超大规模集成电路芯片集成度的不断提高，需要进行验证的项目也越来越多[23]。版图的绘制需要选择必要的软件进行操作，本设计所用的软件为Cadence的virtuoso虚拟机，由于此前用该软件绘制过版图，因此本设计中也会继续使用这一软件。只有验证通过无误后方可进行下一步的流片。Calibre在CadenceVirtuosoLayoutEditor工具菜单中可以即时调用、能够快速的看出哪里有错误，并进行定位修改，是集成电路物理验证中必不可少的工具[24]。它可以在提高验证速度的同时还能优化重复设计层次化[25]。4.1版图设计版图设计是集成电路从设计到制作完成的主要途径，此过程在布局、布线、以及尺寸确定上都有严格的规定，要达到电路各种功能、性能以及相关的要求[26]。施密特触发器版图如图4.1所示。图4.1施密特触发器版图4.2施密特触发器版图DRC验证本章针对施密特触发器进行了版图的设计，依据180nm的DesignRule进行了施密特触发器的版图设计和验证[27]。DRC验证是根据工艺厂商提供的设计规则文件来检查自己的版图是否符合厂商的要求。绘制版图不能刚开始就什么都不管乱画一通仅仅依靠最终的DRC来查错，这会使最后验证时出现成百上千个错误，最后修改线宽或各层次间距时错误太多而无从下手。最好的做法是在绘制版图前将DesignRule看一遍，知道最小间距，最小线宽等，减少DRC的出错个数。首先要生成GDS文件。在CIW窗口选File-Export-StreamOut，从LibraryBrowser中选择所要导出的版图，在OutputFile中填写所绘制版图的名字，并以.gds结尾，点击OK，生成GDS文件。如图4.2所示。图4.2StreamOut窗口(2)打开施密特触发器版图，点击Calibre→RunDRC，Rules模块中选择calibre.drc文件，DRCRunDirectory栏选择路径来存放运行过程中产生的中间文件，避免默认存放在当前路径下的文件过多显得很乱。Inputs模块中layoutfile选择之前生成的GDS文件，然后点击RunDRC，开始DRC验证。如图4.3所示。图4.3DRC验证窗口(3)弹出DRC验证的结果，可以根据提示的错误进行修改，每次修改完后需要将版图保存，重新生成GDS文件，然后重新运行DRC查看结果，重复上述操作，直到最终DRC通过。如图4.4所示。最终剩下density错误，可以最后在TOP层添加金属达到最终的要求。图4.4施密特触发器DRC验证4.3施密特触发器版图LVS验证LVS主要是为了检查手工绘制的版图与电路图的内容是否完全相同。由于电路图在前端已经进行了仿真，器件的类型，尺寸以及连接关系都已经确定，因此有必要将绘制的版图与电路图进行比较，来检查它们的的器件类型、器件尺寸、连接关系是否相同，是否存在短路、端口数和器件数不一致的问题。因此LVS验证对版图设计来说是非常必要的[28]。(1)生成网表文件，在CIW中点击CDLOut打开生成该文件的界面，点击LibraryBrowser选择需要生成网表的原理图，NetlistingMode栏选择生成数字网表还是模拟网表，OutputFile填入由原理图所生成网表的名字，RunDirectory中填入“.”将生成的网表放在当前路径下，填写完成后，点击OK[29]，如图4.5所示。图4.5生成网表文件当弹出窗口显示已经生成成功，则代表生成网表成功，如图4.6[21]。图4.6网表生成成功打开施密特触发器版图，点击Calibre→RunLVS，Rules模块中选择LVS的验