微机原理与接口技术（第3版）课件 第5章 存储器技术

微机原理与接口技术第5章存储器技术目录5.1存储器概述5.2典型存储器芯片介绍5.3CPU与存储器的连接35.1存储器概述主要内容半导体存储器分类存储器性能指标存储器系统结构45.1存储器概述存储器基础存储器用来存放程序和数据。表征了计算机的“记忆”功能。指标：容量、速度和价格/位寄存器Cache主存储器(RAM和ROM)外存储器(软盘、磁盘、光盘)存储器的层次结构存取速度快慢存储容量小大内存外存价格/位高低55.1存储器概述存储器基础存储器用来存放程序和数据。表征了计算机的“记忆”功能。指标：容量、速度和价格/位寄存器Cache主存储器(RAM和ROM)外存储器(软盘、磁盘、光盘)存储器的层次结构存取速度快慢存储容量小大内存外存价格/位高低软盘硬盘磁带光盘闪存盘6存储器用来存放程序和数据。表征了计算机的“记忆”功能。指标：容量、速度和价格/位寄存器Cache主存储器(RAM和ROM)外存储器(软盘、磁盘、光盘)存储器的层次结构存取速度快慢存储容量小大内存外存价格/位高低RAMROMSRAM(静态RAM)DRAM(动态RAM)掩模ROMPROMEPROME2PROMFlashPROMCache计算机主存自学5.1存储器概述存储器基础7存储器用来存放程序和数据。表征了计算机的“记忆”功能。指标：容量、速度和价格/位寄存器Cache主存储器(RAM和ROM)外存储器(软盘、磁盘、光盘)存储器的层次结构存取速度快慢存储容量小大内存外存价格/位高低7种寻址方式的操作数分别在哪些部分？立即寻址寄存器寻址直接寻址寄存器间接寻址寄存器相对寻址基址变址寻址相对基址变址寻址代码段除代码段5.1存储器概述存储器基础8主要内容半导体存储器分类存储器性能指标存储器系统结构5.1存储器概述9

存储器主要性能指标(1)存储单元数×位数表示。(2)字节数表示。如“128B”，常用单位KB，MB，GB，TB等2m×N;m是芯片的地址线根数

N是芯片的数据线根数10根地址线4根数据线如“1K×

4b”32KB的SRAM具有8条数据线，那么它具有

根地址线。A.8B.14C.15D.16存储容量5.1存储器概述10存取时间启动一次存储器操作到完成该操作所需的时间。集成度一个存储芯片内能集成多少个基本存储电路。位/片功耗可靠性性价比存储1个二进制位

存储器主要性能指标5.1存储器概述11主要内容半导体存储器分类存储器性能指标存储器系统结构5.1存储器概述12存储体(矩阵)地址锁存器地址译码器数据缓冲器读/写控制电路ABDBCB由基本存储单元组成，一个基本存储单元放一个二进制1010101010N1010101010101010M

存储器主要性能指标5.1存储器概述13存储体矩阵地址锁存器地址译码器数据缓冲器读/写控制电路ABDBCB存储芯片若要存放MN位二进制信息，需要MN个基本存储单元。10101010101010101010101010101010读对CPU送来的m位地址信息进行译码，从而选中片内某一存储单元。控制对选中的存储单元进行读写操作M=2mm=log2MN个M

存储器主要性能指标5.1存储器概述14地址译码器m条地址线存储器012m−1I/O0I/O1I/ON-12mN存储体结构10101010101010101010101010101010

存储器主要性能指标5.1存储器概述15只用一个译码电路对所有地址信息进行译码，译码输出的选择线直接选中对应单元适合小容量存储器地址译码器A7~A0存储器01255I/O0I/O1I/O3数据缓冲器I/O2读/写控制电路CSWRRD00000001101010100010根地址线，在单译码结构下的译码输出选择线是多少根

单译码结构

存储器主要性能指标5.1存储器概述16

双译码结构M位地址线分成两部分，送X和Y译码器进行译码，产生一组行选择线X和一组列选择线Y。某一单元的X线和Y线同时有效时，相应单元被选中。X译码器A9~A5X0X1X31I/O读/写控制电路CSWRRDA4~A0Y译码器Y0Y313232存储矩阵1K1数据缓冲器000000313100000010根地址线，在双译码结构下的译码输出选择线是多少根

大容量存储器中，通常采用双译码结构。

存储器主要性能指标5.1存储器概述17例(补充)某一RAM芯片内部采用两个64选1的地址译码器，并且有一个数据输入和一个输出端。试问该RAM芯片内部的容量及内部存储器的阵列格式。分析:两个64选1的地址译码器，分别是行地址和列地址的译码器内部是64行×64列的阵列格式有一个数据输入和一个输出端每个存储单元容纳1个二进制位综上，芯片容量是4K×1位共有4K个存储单元

存储器主要性能指标5.1存储器概述目录5.1存储器概述5.2典型存储器芯片介绍5.3CPU与存储器的连接19静态RAM芯片举例5.2典型存储器芯片介绍10根地址线4根数据线2114RAM123456789181716151413121110A6A5A4A3A0A1A2CSGNDVCCA7A8A9I/O1I/O2I/O3I/O4WE2114(1K×4位)6116(2K×8位)6264(8K×8位)62128(16K×8位)62256(32K×8位)存储单元个数每个单元数据位数205.2典型存储器芯片介绍2114(1K×4位)6116(2K×8位)6264(8K×8位)62128(16K×8位)62256(32K×8位)存储单元个数每个单元数据位数13根地址线8根数据线6264RAM12345678910111213142827262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GNDVCCWECS2A8A9A11OEA10CS1D7D6D5D4D3静态RAM芯片举例215.2典型存储器芯片介绍2164SAM12345678161514131211109N/CDINWERASA0A2A1VDDVSSCASDOUTA6A3A4A5A72164(64K×1位)41256(256K×1位)存储单元个数每个单元数据位数8根地址线1根数据输入/输出引脚

为什么2164用8个引脚可以实现64K的寻址？动态RAM是行列地址线复用的动态RAM芯片举例22EPROM芯片举例5.2典型存储器芯片介绍12根地址线8根数据线2723123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D0D1D2GNDVCCA8A9A11OE/VPPA10CED7D6D5D4D3引脚模式CEOE/VPPA9VCCD7～D0读00

+5V输出输出禁止01

+5V高阻待用1

+5V高阻编程0VPP

+5V输入编程禁止1VPP

+5V高阻Intel标识符001+5V标识符编码Intel2732的工作方式Intel2732是4K

8b的EPROM23E2PROM芯片举例5.2典型存储器芯片介绍Intel28C64是8K

8b的E2PROM28C6412345678910111213142827262524232221201918171615RDY/BUSYA12A7A6A5A4A3A2A1A0D0D1D2GNDVCCWENCA8A9A11OEA10CED7D6D5D4D313根地址线8根数据线CE：片选信号。OE：输出允许信号。WE：写允许信号。RDY/BUSY：状态输入端。执行编程写入时，此管脚为低电平，写完后此管脚变成高电平。目录5.1存储器概述5.2典型存储器芯片介绍5.3CPU与存储器的连接255.3CPU与存储器的连接主要内容预备知识存储器扩展存储器译码存储器系统设计26算术逻辑移位指令移位指令预备知识存储容量芯片容量：每个存储芯片所能存储的二进制位数字长：存储器的容量：一个存储器的存储单元个数，多以

字节为单位芯片的地址单元数×数据线位数一个存储单元所包含的二进制位数5.3CPU与存储器的连接27算术逻辑移位指令移位指令预备知识存储芯片的引出线RAM地址线An-1~A0VccGND刷新选择（DRAM）片选读写控制数据线Dx（1，4，8位）地址线An-1~A0地址线的根数n决定了芯片的存储单元个数Intel2114（10条地址线），存储单元数？动态存储器Intel2164（8条地址线）但有CAS，RAS，行列复用，存储单元数？Intel6264（13条地址线），存储单元数？SRAM：存储单元数=2nDRAM：存储单元数=22n5.3CPU与存储器的连接28算术逻辑移位指令移位指令预备知识存储芯片的引出线RAM地址线An-1~A0VccGND刷新选择（DRAM）片选读写控制数据线Dx（1，4，8位）数据线Dx（1，4，8位）数据线Dx1条：RAM芯片的数据线一般为1条，这样的芯片称为位片。构成存储器时作为数据总线中的任意一位8条：芯片的引出线已指定相应数据位的名称（D7~D0）4条：可为数据总线的高4位或低4位（8088CPU）5.3CPU与存储器的连接算术逻辑移位指令移位指令预备知识存储芯片的引出线RAM地址线An-1~A0VccGND刷新选择（DRAM）片选读写控制数据线Dx（1，4，8位）读写控制片选2114RAM123456789181716151413121110A6A5A4A3A0A1A2CSGNDVCCA7A8A9I/O1I/O2I/O3I/O4WE5.3CPU与存储器的连接算术逻辑移位指令移位指令预备知识一般构成微型计算机系统的存储器均以字节为基本单元编址。1）对于数据线不满8位的存储芯片怎么使用？2）若存储器字节容量大于已有芯片的容量，怎么处理？思考：2114RAM123456789181716151413121110A6A5A4A3A0A1A2CSGNDVCCA7A8A9I/O1I/O2I/O3I/O4WE如何用2114构成一个容量为8KB的存储器？4根数据线-4bit（数据位数不够）10根地址线线-1K(1024)个存储单元（存储单元个数不够）5.3CPU与存储器的连接315.3CPU与存储器的连接主要内容预备知识存储器扩展存储器译码存储器系统设计算术逻辑移位指令移位指令存储器扩展位扩展存储器芯片的字数（容量）满足存储器系统的要求，例如：8片2K×1位的芯片组成容量为2KB的存储器。但其每个字的位数（字长）小于存储器系统的要求。D0。。。。。D712345678A0。。。。A10R/WCSA0。。。。。A10CSR/W存储单元个数01110001000D7D6D5D4D3D2D1D05.3CPU与存储器的连接算术逻辑移位指令移位指令存储器扩展位扩展1K×4位芯片组成1K×8的存储器。每个存储芯片的地址线和控制线（包括片选信号线、读／写信号线等）并联在一起，以保证对每个芯片及内部存储单元的同时选中。数据线分别连至数据总线的不同位上，以保证通过数据总线一次可访问到指定位数数据。D0。。。。。D71A0。。。。。A9CSR/W2A0。。。。A9R/WCS1K×4D7D4D3D05.3CPU与存储器的连接算术逻辑移位指令移位指令存储器扩展A11A10A9A0M/IO8088系统总线WRD0D3D4D7译码器A9A0CSWEI/O…I/O2114（1）Y0A9A0CSWEI/O…I/O2114（2）例5.3-1用1K×4的Intel2114芯片构成1K×8的存储器系统000011000H~3FFH5.3CPU与存储器的连接算术逻辑移位指令移位指令存储器扩展字扩展/地址扩充存储器芯片的位数（字长）符合存储器系统的要求，但其字数（容量）不够。此时采用地址串联的方法存储单元个数例如用16K×8位芯片构成64KB的存储器(1)016K-1(2)16K32K-1(3)32K48K-1(4)48K64K-14片芯片5.3CPU与存储器的连接算术逻辑移位指令移位指令存储器扩展译码电路A0A1316K×8（1）CEA0A1316K×8（2）CEA0A1316K×8（3）CEA0A1316K×8（4）CE…………A14A15A0A13D0D7…WRRDY0Y1Y2Y38088系统总线例如用16K×8位芯片构成64KB的存储器地址线片内地址线片选地址线片内地址线片选地址线log216K=14log24=2各芯片的地址范围是怎样的5.3CPU与存储器的连接算术逻辑移位指令移位指令存储器扩展例5.3-2用2K×8b的Intel2716芯片构成8K×8b的存储器系统分析：需要芯片数：8K/2K=4片片内地址线数：log22K=11片选地址线数：log24=2A10~A0A12~A115.3CPU与存储器的连接算术逻辑移位指令移位指令存储器扩展Y0Y1Y2Y3译码器M/IO8088系统总线WRD0D7…A10A0…A12A11……………………A10A0…OECEO0O7…2176（1）片内地址线片选地址线A10A0…OECEO0O7…2176（2）A10A0…OECEO0O7…2176（3）A10A0…OECEO0O7…2176（4）请问：地址为13FBH的存储单元在哪个芯片？例5.3-2用2K×8b的Intel2716芯片构成8K×8b的存储器系统5.3CPU与存储器的连接算术逻辑移位指令移位指令存储器扩展地址码芯片的地址范围对应芯片A15A14A13A12A11A10A9…A02716-1XX

X00XX

X0000…011…1…0000H…07FFH2716-2XX

XXX

X010100…011…1…0800H…0FFFH2716-3XX

X10XX

X1000…011…1…1000H…17FFH2716-4XX

XXX

X111100…011…1…1800H…1FFFH5.3CPU与存储器的连接算术逻辑移位指令移位指令存储器扩展字位同时扩展存储器芯片的单元数和I/O位数均不符合存储器系统的要求用256×4位芯片构成1KB的存储器需要几片芯片256×4位1K×8位位数字数字数位数用多片这样的芯片同时进行字扩展和位扩展5.3CPU与存储器的连接算术逻辑移位指令移位指令存储器扩展字位同时扩展用256×4位芯片构成1KB的存储器需要几片芯片分析：需要几个芯片组合，满足字长（8位）的需要？8位/4位=2片——芯片组/组需要芯片组：1K/256=4片内地址线数：log2256=8片选地址线数：log24=2A7~A0A9~A8共42=8片芯片256×4位1K×8位位数字数5.3CPU与存储器的连接算术逻辑移位指令移位指令存储器扩展用256×4位芯片构成1KB的存储器需要几片芯片A0A7CE2I/OA0A7256×4CE1I/OA0A7CE2I/OA0A7256×4CE1I/OA0A7CE2I/OA0A7256×4CE1I/OA0A7CE2I/OA0A7256×4CE1I/OD0D7A0A7译码电路A8A9Y0Y1Y2Y3各芯片组的地址范围是怎样的?若当前地址线上的地址是120H，哪个芯片组有效？字位同时扩展5.3CPU与存储器的连接算术逻辑移位指令移位指令存储器扩展字位同时扩展1）首先要弄清楚RAM总容量与单片容量之间的关系;2）按字节容量（8位）组成芯片组；3）根据存储器的总容量计算出芯片组的数目；——位扩展——字扩展4）确定存储器结构关键是地址线的确定地址线片内地址线片选地址线对片内存储单元进行寻址选择芯片组5.3CPU与存储器的连接算术逻辑移位指令移位指令存储器扩展字位同时扩展一般情况总结已知单片容量为n×m（n为单片寻址范围，m为数据线位数），要求存储器总量为N×M（N为寻址范围，M为数据字长，一般是8）。1）每组所需芯片数为：2）所需芯片组数为:3）所需芯片总数为:MmNnNn×Mm——位扩展——字扩展5.3CPU与存储器的连接算术逻辑移位指令移位指令存储器扩展字位同时扩展一般情况总结已知单片容量为n×m（n为单片寻址范围，m为数据线位数），要求存储器总量为N×M（N为寻址范围，M为数据字长）。4）片内地址线数目:p1=log2n，与系统总线中的A0～Ap1−1相连5）存储器总的地址线数目：p2=log2N6）用于片选信号的地址线数：p=p2−p17）将p译码后分别接至各芯片组的片选端或

p=log2Nn芯片组数5.3CPU与存储器的连接5.4.1存储器扩展译码器IO/MWRD0A9A0…A10A11D1D2D3D6D7D4D5A9A0…CSWEI/O0I/O1I/O2I/O31K×42114(1)A9A0…CSWEI/O0I/O1I/O2I/O31K×42114(2)A9A0…CSWEI/O0I/O1I/O2I/O31K×42114(3)A9A0…CSWEI/O0I/O1I/O2I/O31K×42114(4)第1组第2组例5.3-3用1K×4b的Intel2114芯片构成2K×8b的存储器系统Y0Y146算术逻辑移位指令移位指令存储器扩展5.3CPU与存储器的连接5.4.1存储器扩展地址码芯片的地址范围对应芯片A15…A13A12A11A10A9…A02114-12114-2X…XX00X…XX

000…01…1…0000H…03FFHX…XX

X…XX

01010…01…1…0400H…07FFH2114-32114-4问题：以上各例子中，地址总线并没有全部参与译码，剩余的高位地址线该如何处理？第1组第2组475.4.1存储器扩展算术逻辑移位指令移位指令存储器扩展5.3CPU与存储器的连接485.3CPU与存储器的连接主要内容预备知识存储器扩展存储器译码存储器系统设计存储器译码存储器与地址总线的连接，包括两方面内容：一是高位地址线译码，用以选择存储芯片；二是低位地址线连接，用以通过片内地址译码器选择存储单元线选法全译码法部分译码法5.3CPU与存储器的连接存储器译码线选法是指高位地址线不经过译码，直接作为存储芯片的片选信号。

假定某微机系统的存储容量为4KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为1KB（即片内地址为10位）。分析：片内寻址只需要log21K=10根地址线（A9~A0）而地址总线为16根

剩余的高位地址线A15~A10该如何使用呢？线选法5.3CPU与存储器的连接存储器译码线选法A0～A9（1）1KBCS（4）1KBCS（2）1KBCS（3）1KBCSA10A11A12A13每根高位地址线接一块芯片，用低位地址线实现片内寻址结构简单，但地址空间浪费大，整个存储器地址空间不连续，而且由于部分地址线未参加译码，还会出现地址重叠。0400H~07FFH0800H~0BFFH1000H~13FFH2000H~23FFH任何时刻不允许出现A10~A13中两位以上同时为1的情况A15~A145.3CPU与存储器的连接存储器译码线选法地址重叠一个存储单元具有多个存储地址的现象；例如：上例中1号芯片在一个段内(64K)有4组地址可用0400H~07FFH，4400H~47FFH，8400H~87FFH，C400H~C7FHH原因：有些高位地址线没有用、可任意；使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址”；选取的原则：高位地址全为0的地址。A15~A145.3CPU与存储器的连接存储器译码全译码法全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。设CPU寻址空间为64KB（地址总线为16位），存储器由8片容量为8KB的芯片构成。片内地址线=log28K=13片选地址线=log28=33+13=16所有高位地址线均参与译码5.3CPU与存储器的连接存储器译码全译码法（1）8KBCS（2）8KBCS（8）8KBCSA0~A12A13~A15Y1Y0Y73-8译码器……0000H~1FFFH2000H~2FFFHE000H~FFFFH…特点每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较多。5.3CPU与存储器的连接存储器译码全译码法特点当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的令其空闲，以便需要时扩充。（1）8KBCS（4）8KBCSA0~A12A13~A15Y3Y0Y73-8译码器………Y432KB未使用，可扩充5.3CPU与存储器的连接存储器译码部分译码法将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。

CPU地址总线为16位，存储器由4片容量为8KB的芯片构成时，采用部分译码法寻址32KB。分析：线选法需要地址线根数：4+log28K=4+13>16

32KB需要地址线根数：log232K=15<165.3CPU与存储器的连接存储器译码部分译码法由于未参加译码的高位地址与存储器地址无关，因此存在地址重叠问题。当选用不同的高位地址线进行部分译码时，其译码对应的地址空间不同。Y1Y0Y2Y3A14A132-4译码器8KB（1）CS8KB（4）CS8KB（2）CS8KB（3）CSA15（不参加译码）A0～A120000~1FFFH2000~3FFFH4000~5FFFH6000~7FFFH=0=18000~9FFFHA000~BFFFHC000~DFFFHE000~FFFFH5.3CPU与存储器的连接存储器译码74LS138译码器G1CA输出G2AG2BB其它值

均为1100111Y7=0,其余为1100110Y6=0,其余为1100101Y5=0,其余为1100100Y4=0,其余为1100011Y3=0,其余为1100000Y0=0,其余为1100010Y2=0,其余为1100001Y1=0,其余为15.3CPU与存储器的连接存储器译码例5.3-4请将SRAM6264芯片（8K×8）与8088系统连接，使其地址范围为：38000H～39FFFH和78000H～79FFFH。假设用74LS138译码器构成译码电路地址码地址范围A19A18A17A16A15A14

A13A12～A000111000～01～138000H～39FFFH01111000～01～178000H～79FFFH片内地址线片选地址线不参与译码5.3CPU与存储器的连接存储器译码WE8088系统总线D0~D7A0A12…A0A12…D0~D7RDWEOECS1CS26264A17A16A15A19A14A13138G1G2BCBAY0Y7……10000011100/11/0可接其他存储芯片G2A这只是一种可行方案，不是唯一的5.3CPU与存储器的连接IO/M存储器译码D0~D7A0A12…A0A12…D0~D7WEOECS1CS26264A17A16A19A15A14A13138G1G2BCBAY4Y7……10010011000/11/0可接其他存储芯片G2A这只是一种可行方案，不是唯一的15.3CPU与存储器的连接8088系统总线WERDIO/M625.3CPU与存储器的连接主要内容预备知识存储器扩展存储器译码存储器系统设计8088CPU与存储器的连接例5.3-5要求用8K

8b的EPROM芯片2764、8K

8b的RAM芯片6264、译码器74LS138构成16KBROM（地址空间为10000H～13FFFH）和16KBRAM的存储器系统（地址空间为18000H～1BFFFH），系统配置为8088最小模式2764芯片数量=16KB/8KB=2片分析：（1）计算芯片数量6264芯片数量=16KB/8KB=2片5.3CPU与存储器的连接8088CPU与存储器的连接分析：（2）地址分配5.3CPU与存储器的连接编号型号地址分配片选地址线片内地址A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM0276410000H～11FFFH0001000000100000000000000001111111111111ROM1276412000H～13FFFH0001001000100100000000000001111111111111RAM0626418000H～19FFFH0001100000110000000000000001111111111111RAM162641A000H～1BFFFH0001101000110100000000000001111111111111接3-8译码器CBAY0Y1Y4Y5接3-8译码器的控制引脚8088CPU与存储器的连接5.3CPU与存储器的连接8086CPU与存储器的连接8086CPU的数据线宽度是16位的，可以读/写一个字节，也可以读写一个字。8086CPU可寻址1MB，与其相连的存储器是用2个512KB的存储体组成的，分别称为低位(偶地址)存储体和高位(奇地址)存储体用A0和BHE信号分别选择两个存储体。5.3CPU与存储器的连接8086CPU与存储器的连接例5.3-6某8086系统工作于最小工作方式，请用6116SRAM(2K×8b)构成一个8KB的存储器系统需要用4片2K×8b的SRAM芯片，连接成8KB的存储器；片内寻址需要log22K=11根地址线；A0用于指示低8位数据有效BHE用于指示高8位数据有效A11~A15.3CPU与存储器的连接8086CPU与存储器的连接D7~D0A10~A0OEWECE6116高位地址线BHEA11~A1D7~D0RDWRD15~D8CEY0A0D7~D0D7~D0A10~A0OEWECE6116BHED7~D0D15~D8CEY1D7~D0Y0A0Y1译码器Y0Y1

第1组第2组采用部分译码101A16A15M/IOA14A13A12138G1G2BCBAY0Y7…G2A试分析各芯片组的寻址范围？0偶偶奇奇69(1)(2)(3)(4)试分析(1)~(4)号芯片的地址范围？地址码地址芯片A19A18A17A16A15A14A13A12A11…A0(1)xx

x

10

00000…0110001H首地址xx

x

10

00011…1110FFFH末地址奇70(2)(3)(4)试分析(1)~(4)号芯片的地址范围？地址码地址芯片A19A18A17A16A15A14A13A12A11…A0(2)xx

x

10

00000…0010000H首地址xx

x

10

00011…1010FFEH末地址偶8086CPU与存储器的连接Y0Y1采用部分译码101A16A15M/IOA14A13A12138G1G2BCBAY0Y7…G2A试分析各芯片组的寻址范围？0地址码芯片的地址范围芯片组A19A18A17A16A15A14A13A12A11…A0xx

x

10

000x…x10000~10FFFHY0组1xx

x

10

001x…x11000~11FFF