集成电路设计（第4版） 课件 4.4 BiCMOS工艺_第1页
集成电路设计（第4版） 课件 4.4 BiCMOS工艺_第2页
集成电路设计（第4版） 课件 4.4 BiCMOS工艺_第3页
集成电路设计（第4版） 课件 4.4 BiCMOS工艺_第4页
集成电路设计（第4版） 课件 4.4 BiCMOS工艺_第5页
已阅读5页，还剩5页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1第四章 集成电路器件工艺4.1 双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3MOS工艺和相关的VLSI工艺4.4BiCMOS工艺2CMOS的主要优点是集成密度高而功耗低，工作频率随着工艺技术的改进已接近TTL电路，但驱动能力尚不如双极型器件，所以近来又出现了在IC内部逻辑部分采用CMOS技术，而I/O缓冲及驱动部分使用双极型技术的一种称为BiCMOS的工艺技术。4.4BiCMOS工艺3BiCMOS工艺技术大致可以分为两类：分别是以CMOS工艺为基础的BiCMOS工艺和以双极工艺为基础的BiCMOS工艺。一般来说，以CMOS工艺为基础的BiCMOS工艺对保证CMOS器件的性能比较有利，同样以双极工艺为基础的BiCMOS工艺对提高保证双极器件的性能有利。

影响BiCMOS器件性能的主要部分是双极部分，因此以双极工艺为基础的BiCMOS工艺用的较多。

4BiCMOS工艺下NPN

晶体管的俯视图

和剖面图51.以P阱CMOS工艺为基础的

BiCMOS工艺

图4.21P阱CMOS-NPN结构剖面图

缺点:电流增益小；集电极串联电阻大；NPN管只能接固定电位62.以N阱CMOS工艺为基础的

BiCMOS工艺

图4.22N阱CMOS-NPN体硅衬底结构剖面图

优缺点:基区厚度变薄,NPN管自由连接，但是集电极串联电阻还是很大7图4.23N阱CMOS-NPN外延衬底结构剖面图

改进：N阱下设置N+隐埋层,并P型外延衬底,目的：减小集电极串联电阻，提高抗闩锁性能改进83.以双极性工艺为基础的BiCMOS工艺

9图4.26P阱BiCMOS横向纵向外延埋层高压大电流10图4.27以双极工艺为基础的双埋层双阱

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论