产品硬件设计规范

产品硬件设计规范

发行

产品硬件设计规范

文件编号：XXXXXX

版生效

核准审核编写

本日期

1.72000/3/17

至少以下部门或地点必须持有该文件之部分或全部

公司领导（6）品质工程部工业设计部通信产品研究部

网络产品研究部瘦客户机研究部移动运算研究部

收文：

XXX

*非经本公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号XXXXXX

文件目录版次1.7页次1/1

序号文件细目页数备注

1硬件设计工作流程规范10附件5页，附表2页

2硬件系统设计原则2

3电源设计规范2

4EMC设计规范3

5PCB布线图设计规范3

6波峰焊对PCB布板要求2

7用PADS设计PCB布线操作流程12

8用Candence设计PCB布线操作流程12

9SMT设计规范7

10产品硬件安全设计规范3

11硬件审核规范2

12硬件设计文件输出规范6附表4页

13硬件版本制订规范1

附则：本规范经呈总经理核准后，自生

14附则不另外制作

效日期起执行，修改时亦同。/

收文：

05-02C

*非经本公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号XXXXXX

文件修订履历表页次1fO

序次修订页次修改内容摘要新版次

01/1.硬件设计工作流程规范：1.1

增加附件一：STAR-510G终端硬件测试规范；

附件二：STAR-510G终端硬件模块测试。

02121.增加硬件版本修订规范；1.2

2.名目相应修改。

0311.修改附件一6.1中抗电强度及取消表格。1.3

0481.取消原“PCB的SMD布板规范”，增加“SMT设1.4

计规范”。

0581.修订“SMT设计规范”全篇。1.5

0681.“SMT设计规范”增加焊盘及白油图的排版原则；1.6

2.增加“波峰焊对PCB布板要求”。

3.名目相应修改。

0791.在“SMT设计规范”中作以下变更：1.7

1.1增加拼板及工艺边的具体要求和方法；

1.2变更基标的讲明；

1.3变更部分片式元件焊盘要求。

1.4页数增加为7页。

2.相应修订名目。

收文:

05-03C

*非经本公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

硬件设计工作流程规范版次1.1页次1/3

1.名词讲明：

1.1时序图：一样以时钟或某一信号为参照物，描画出各输入/输出信号之间

的时刻关系图。

2.硬件设计工作流程图：

责任者流程图使用表单

项目组长硬件总体设计

1新产品项目规划表

项目组成员各模块逻辑关系及耍紧时序关系设计模块详细设计讲明书

项目组成员各模块详细电路设计

硬件模块调试报告

项目组成员

关键电路模块及关键部品实验产品硬件测试报告

项目组长审核

电路图输出

项目组成员完整电路设计的确定

项目组长审核

项目组成员PCB印制板设计JOB及光绘文件

项目组长PCB审核

1

项目组成员做PCB板，粗调硬件模块调试报告

产品硬件测试报告

项目组成员编写调试软件，调试各模块硬件

电路图及JOB文件

项目组长修改硬件电路及改板

并做第二轮PCB布板

A

收文：

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

硬件设计工作流程规范版次1.1页次2/3

A

硬件模块调试报告

项目组成员产品硬件测试报告

部门主管

项目组长

3.内容：

3.1项目组员依“新产品项目规划表”进行各模块逻辑及要紧时序图设计。并填写

“模块详细设计讲明书”(附表一)

3.2可参考“硬件系统设计原则”进行。设计时应充分考虑EMC设计，见“EMC

设计规范”。

3.3关键电路及关键部品的选择时应先做实验，并填写“硬件模块调试报告”(附表

二)。

3.3.1调试报告内容应包括：

(1)模块的性能指标

(2)测试方法

(3)测试过程记录及结果

3.3.2若拟制者与实验者不同，应予以讲明，由项目组长审核.

3.3.3现以STAR-510G终端为例，见附件一，附件二。

3.4专门规性能可靠性实验，要紧做性能指标如modem加各种损害下的吞吐量试

验等。

3.5PCB的设计

应考虑外壳的尺寸结构，并充分考虑抗干扰、FCC、安规等方面的因素。

具体见“PCB布线图设计规范”及“PCB的SMD布板规范”

3.6电原理设计在微机上采纳ORCAD,在工作站上用CANDENCE的CONCEPT软

件设计。

收文：

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

硬件设计工作流程规范版次L1页次3/3

3.7样机评审时应提供“产品硬件测试报告”(附表二)，内容应包括针对硬件总体

规划中要紧性能指标进行测试得出的结果.若拟制者与实验者不同应予以讲

明，由项目组长审核.

4附.件:

附件一:STAR-510G终端硬件测试规范

附件二:STAR-510G终端硬件模块测试

5.附表：

附表一：硬件模块详细设计讲明书(04-15)

附表二：硬件模块调试报告/产品硬件测试报告(04-16)

收文:05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

硬件设计工作流程规范文件编号WI-C026

附件一：STAR-510G终端硬件测试规范版次1.3页次1/2

本规范专为STAR-51OG终端的硬件测试而编写，目的是为了对终端的硬件测试过

程有个明确的规定。规定了对STAR-510G终端硬件进行测试的内容、设备、手段及

过程。

1.电源适应能力

1.1指标：能在AC150〜250V、50Hz±1HZ下正常工作，即电源输出为+5V±5%,

+12V±10%0

1.2测试方法：用交流调压器、万用表来调整输入交流电压150-250V,示波器测频率，

再测输出电源电压。

1.3测试及结果记录在“产品硬件测试报告”中。

2.RS-232异步通讯口的电平及带载能力测试

2.1指标：满足GB6107（等效EIARS-232）的电平要求。

2.2测试方法：

2.2.1在不联机下，用示波器（或万用表）测量通讯口输出的RS-232电平。

2.2.2在联机下用示波器（或万用表）测量通讯口输出的RS-232电平。

2.3测试及结果记录在“产品硬件测试报告”中。

3.键盘接口

3.1指标：采纳IBM微机标准芯键盘接口。

3.2测试方法：用终端测试软件测试。

3.3测试及结果记录在“产品硬件测试报告”中。

4.并行接口

4.1测试方法：采纳终端测试程序测试打印口的有关操纵信号和状态信号

4.2测试及结果记录在“产品硬件测试报告”中。

5.显示接口

5.1测试方法：用终端测试程序测试，检测终端产品能否在指定时刻完成屏幕上的直

观视觉成效和不同显示模式变换。

5.2测试及结果记录在“产品硬件测试报告”中。

6.安全

收文：

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

硬件设计工作流程规范文件编号WI-C026

附件一：STAR-510G终端硬件测试规范版次1.3页次2/2

6.1.1产品的安全要求应符合GB4943的规定。

6.1.2对地漏电流W3.5mA。

6.1.3抗电强度:应能承担DC2121V的电压，连续Imin的试验内无击穿或飞弧现象.

6.2测试：

6.2.1安全试验按GB4943有关规定进行。

6.2.2对地漏电流试验按GB4943中的当条规定进行.

6.2.3抗电强度试验按GB4943中苏.3条规定进行，在逐批（交收）检验时，不进行

预处理.

7.噪声

7.1产品工作时，距产品1M处，噪声不得高于60db（A计权）。

7.2测试方法：按GB6881规定进行，测试点距离终端各表面1M处，取最大值。

8.电磁兼容性

8.1性能:无线电干扰限值应符合GB9254中的第4.1条A级规定.

8.2测试方法:按GB7813中5.7条规定进行.

9.电磁敏锐度

9.1性能:按GB6833.2、GB6823.6规定的试验要求进行，工作应正常.

9.2测试方法:按GB9813中5.7条规定进行.

10.环境适应性

10.1标准：

10.1.1气候环境适应性能按GB9813表1的二级规定.

10.1.2机械环境适应性能按GB9813表2、表3、表4、表示的1级规定，其冲击

波形为半正弦波形.

10.2测试方法:按GB9813中的条规定进行.

11.可靠性：

11.1性能：MTBF（Ml）不低于5000H.

11.2测试方法:按GB9818中的条规定进行，其中温度应为20℃,温度上限值为40℃,

可靠性试验和验收试验分不采纳GB5080.7表.

收文:

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

硬件设计工作流程规范文件编号WI-C026

附件二：STAR-510G终端硬件模块测试版次1.1页次1/3

一.电源性能测试

1.指标:能在AC150〜250V,50Hz下正常工作，负载能力：

5V,1.6A

12V,320mA

-12V,220mA

2.测试方法

2.1用交流调压器、万用表来调输入交流电电源电压150〜250V,以示波器或

频率计来测频率5O±1HZ.

2.2让终端满载工作下，测输出电源电压.

2.3用假负载来测+5V、±12V的负载能力.

3.测试记录

3.1+5V输出:5.14V,L6A

3.2+12V输出:13.1V,320mA

3.3-12V输出:-13.2V,230mA

4.结果:电源模块OK.

二.CPU模块

1.模块指标

1.1MPU的时钟晶体频率:18-432MHZ,精度±0.01%.

1.21.2CPU各种指令的功能性检查.

2.测试方法

2.1利用频率计测晶体频率.

2.2利用测试软件进行各种指令功能检测.

3.测试记录

3.1晶体频率1843202MHZ.

3.2指令测试OK.

4.结论:CPU正常.

三.存贮器模块

1.指标

1.1ROM检测

1.2ROM读写正确

L3掉电爱护的检测，备用电池电压23.6V,下电后数据坚持电流V2uA.

收文:

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

硬件设计工作流程规范文件编号WI-C026

附件二：STAR-510G终端硬件模块测试版次1.1页次2/3

2.测试方法

2.1用测试软件检查ROM的奇偶检验和.

2.2用测试软件对RAM区进行读写检查.

2.3用万用表测备用电池的电压.

3.测试记录

3.1奇偶校验和OK.

3.2RAM读写正确.

3.3电池电压3.67V,电池坚持电流0.8uA.

4.结论:储备模块正常.

四.显示模块

1.模块指标

1.1行频31.5KHZ,场频60Hz±5%

1.2视频信号的输出波形.

1.3显示正常.

2.测试方法

2.1用频率计测行频，场频.

2.2用示波器测视频输出信号

2.3把VGA视频输出接到标准的VGA显示器，运行测试软件，检测能否在指定时

刻内完成屏幕上的直观视觉成效和不同显示模式的切换.

3.测试记录

3.1行频3L8KHZ,场频59行HZ.

3.2视频信号输出波形正确.

3.3接CRT后显示正常.

4.结论：显示模块正常.

五.响铃模块

1.指标：蜂鸣器响声响亮.

2.测试方法：进入测试程序对蜂鸣器测试.

3.测试记录：响声正常

4.结论：蜂鸣器模块OK.

六.接口模块

1.模块指标

收文：

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

硬件设计工作流程规范文件编号WI-C026

附件二：STAR-510G终端硬件模块测试版次1.1页次3/3

1.1键盘输入扫描码正确.

1.2串行口通讯接口收发正确及电平满足EIARS-232

1.3并行打印口输出、操纵正确.

2.测试方法

2.1进入测试软件，测试键盘每个键的扫描码是否正常.

2.2让串行通讯接口处于自发自收状态，检查在不同通讯状态下（波特率,7/8位

数据方式，检验方式）是否收发正确，并用万用表测RS-232通讯接口在联机

通讯及脱机状态下的电平.

2.3用工厂自制的打印口测试头检测打印口，有关操纵信号和状态信

号的正确性.

3.记录

3.1各键盘按键输入正确.

3.2通讯收发正确.

3.3脱机下，电平±12V.

联机下，电平±8V.

3.4打印口测试正确.

4.结论:键盘、串口、打印口模块0K.

收文：

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

硬件模块详细设计讲明书文件编号

产品型号版次页次日期

模块名称及功能：

审核编写

04-15

□硬件模块调试报告□产品硬件测试报告

产品名称编号

模块名称页次日期

审核拟制

XXXXXXXX有限公司04-

16

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

硬件系统设计原贝IJ版次|1.0页次|1/2

1.系统扩展和配置设计应遵循以下原则

1.1尽可能选择典型电路为硬件系统的标准化、模块化打下良好基础。

1.2系统的扩展与外围设备的配置的水平应满足应用功能需要，并留有适当的余地

以便二次开发。

1.3硬件结构应结合应用软件方案一并考虑，考虑的原则是：软件能实现的功能尽

可能由软件实现，以简化硬件结构、降低成本、提升灵活性及适应性，但须注

意由软件实现的硬件功能，其响应时刻要比直截了当用硬件实现长，且占用

CPU时刻，因此应按照系统实际要求划分软、硬件功能的比例。

1.4整个系统有关器件要尽可能做到性能匹配，速度匹配：时钟较高时存贮器应选

存取速度较高的芯片。选择CMOSCPU芯片构成低功耗的系统时，系统中的所

有芯片都应选择低功耗的器件，电平匹配：输出门「'1”电平是2.4~5丫输出，

“0”电平是0~0.4v；输入CMOS“1”电平是4.99v~5v,输入“0”电平是0~0.Olv。

如果CMOS器件同意TTL的输出，其输入端应要加电平转换器或上拉电阻，否

则CMOS器件会处于不确定状态。

1.5可靠性及抗干扰设计是硬件系统不可缺可的一部分，它包括芯片，器件选择、

去滤波印刷板布线、通道隔离、电源设计等。

1.6外接电路较多时须考虑驱动能力，如果要驱动更重的负载，单向传输时要扩展

74LS244总线驱动器，双向传输时要扩展74cs245驱动器。

1.7要选择标准化以及抗损性好的器件或电路，对器件要进行选择。

1.8CMOS电路不用的输入端不承诺浮空，不然会显现逻辑电平不确定和容易同意

外噪声干扰，产生误动作，有时易使栅极感应静电造成栅极击穿，因此余外的

输入端应按照具体情形与正电源或地相连接，也可与其它输入端连接。

收文：

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

硬件系统设计原则版次L0页次2/2

2.CPU选择原则和建议

一个运算机应用系统，第一面临CPU的选型咨询题，一样可作如下考虑。

2.1尽量选择与公司熟悉的CPU较相近的芯片，选择技术上先进的高性能CPU,能

够为以后的产品进展提供较好的物质基础和条件。如此的原则如果被绝对化，

结果往往就事与愿违。其一是因为性能好的芯片对不熟悉的人来讲，都只能是

潜在的性能，一个人不可能什么机型的指令、系统都学；其二是因为随着集成

电路技术的进展，CPU芯片性能持续提升，进展极快，因此芯片层出不穷，因

此应该保持一定的时刻稳固性，轻易不要改变CPU。

2.2CPU能满足应用要求就行不要盲目追求性能。应按照实际产品的特点及要求确

定CPU,性能造价过低会给系统带来苦恼，甚至不能满足应用要求。但字长位

数和性能造价过高，可能造成大材小用，有的还会引出咨询题、系统复杂化。

2.3所选CPU芯片应要有成熟的开发系统和稳固的货源，丰富的应用软件支持，如

果用流行普遍使用的芯片，资料丰富，便于交流。

2.4应量选择集成度高CPU,能把外围操纵电路集成在芯片内可降低系统的复杂性，

提升系统可靠性。

收文:05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

电源设计规范版次1.0页次1/2

1.输入条件

若系统要求输入为交流电网，则电源就要考虑所能适应的电网电压范畴，电网

频率。世界电网电压有好几种：100V、220V、240V、380V等等，在一样情形下

是不能兼容的，如果误用轻则烧保险管、电源，重则烧坏整个系统。电网的频

率一样有50HZ、60Hz或专门场合的400HZ,频率的差异对电源内部的整流器有

一定阻碍。一样是频率越高，整流器就容易发热，关于频率专门高的场合，就

要求用快复原二极管及高频铝电解来构成整流滤波电路。关于某一电网电压，

例如标你值为220V的国家或地区，其电压有可能在172V到250V之间变动，这

时就要求电源能在宽的电网电压范畴内工作。在一些特定的场合，系统的输入

要求为直流输入，例如汽车电器、电信局系统等，这要考虑系统的电源输入极

性，电压值大小与供电母线是否匹配。

2.系统内部对电源的要求

系统对电源的电压要求是最差不多的要求。这时电源要针对系统对电压的偏差

承诺范畴，及其因负载变化引起的电流变化造成电源的电压波动（即负载调整

率），电网电压变化阻碍电源输出电压的波动（即电网调整率）来选择电源输出

电压，使得该电压的波动限制在系统对供电电压偏差承诺的范畴之内。系统对

电源输出电流大小的要求是选择电源最重要的条件之一。考核电源的输出电流

能力有两项指标，即连续输出电流和峰值电流输出大小。一样的线性稳压电

路如7805,其连续输出能力为L0A,其峰值输出能力可达近2.0A。若系统的

工作电流为1A,短时刻内（如一两秒或一两分钟）达到2A,就可选用连续输出

为1A,峰值输出为2A的电源。

3.系统对电源的体积、重量、温升的要求

系统对电源的体积、重量、温升的要求也能够讲系统对电源的工作方式的要求，

电源的工作方式分为开关方式和线性方式两种：开关方式的电源表

收文:_________05-05

C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

电源设计规范版次1.0页次2/2

现为输入与输出几乎等功率（扣除其损耗），能够直截了当由电网整流形成的

直流电压产生相应的输出电压。开关方式的电源电网适应能力强、效率高、整体

体积小、重量轻、整体温升小，但电路复杂，造价昂贵。线性方式输入与输出为

等电流，不象开关方式输入与输出为等功率，因此线性方式的输入输出压差越大，

损耗在稳压器上的功率就越多，则效率就越低，温升就越高。因此要求提升线性

电源的效率就要降低输入与输出之间的电压差，因此线性方式就不可幸免地使用

一个体积大、笨重的工频电源变压器，使得输入电压能兼顾效率与电网的电压波

动。因此线性方式的电源就表现得重量重、体积大、效率低、电网适应能力差、

温升高、要求散热的空间也大。但线引性电源电路简单、电压稳固、纹波能够做

得小、辐射也小，一样都有现成的IC,因此造价低廉。

3.系统对电源的成本要求。

系统对电源的成本要求了也决定了电源对工作方式的要求，总的来讲线性工作的

电源较廉价，开关电源较贵。只要是系统要求电源的纹波不是专门小，就尽可能

的选用开关型的电源。选用开关型电源使用整个系统的体积减小、温升降低、可

靠性提升，增加了一点成本是值得的。

收文:05-

05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

EMC设计规范版次1.0页次1/3

1.在电磁污染越来越严峻、电磁波资源日益枯渴的今天，人们对电子产品的电磁

兼容性（EMC）指标越来越重视，在十几项EMC指标中，最重要的也最差不多两项

是传导干扰与辐射干扰。

2.传导干扰及抑制措施

2.1传导干扰的频率大致为100KHZ~30MHz，而且不同的标准定义的频率范畴不

一样。我们国家采纳的标准与FCC标准相似。传导干扰是指干扰信号通过

馈电线对市电电网的干扰。由于绝大部分的电器、外表都直截了当与电网

相连接，抑制传导干扰意义在于减小这外表电器对电网的污染，防止干扰

信号通过电网那个公共途径对其他电子设备的干扰。

2.2传导干扰是电网上的高频负载引起的，这些负载是高频工作的开关电源、

高频信号源、高频加热器等等。这些负载往往会产生脉冲式的大电流，这

些电流通过大的电流环路，产生了一些滤波电路无法滤除的共模噪声，而

且噪声中包含了丰富的高次谐波。

2.3抑制传导干扰最常用的方法是在电网馈电回路中插入共模滤波器，共模滤

波器（如图1所示）由CKC2、C3与B1组成，C1为安全标准件，取值在

0.047uF〜0.47uF之间，耐压为AC250V,薄膜电容，要紧是滤除差模噪声。

B1是绕在同一磁路上的两组线圈，电感量在12mH~50mH之间，磁性材料为

一样的铁氧体软磁材料。C2及C3也是安全标准件，取值在1000PF-4700PF

之间，耐压为AC250V,陶瓷介质的电容，起到抑制共模噪声的作用。

B1

220Vitcf^J二C2负载

J—C3

丁

图1

收文:________05

-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

EMC设计规范版次L0页次2/3

3.辐射干扰及其抗干扰措施

3.1辐射干扰的频率范畴为30MH〜1GHZ之间，辐射是高频信号源通过布线向

空间辐射电磁谐波能量。这些不受操纵的电磁波辐射会阻碍正常的无线

电通信，例如干扰收音机、电视机、无线电话、等设备。

3.2辐射干扰是超高频信号通过布线作为发射天线向外辐射无用电磁能量，

因此尽可能缩小可被利用的布线尺寸，就有利于降低辐射干扰。

方法一：净化电源线。由于电源线是一切信号源的能量供给线，故电源

上被污染的可能性最大，同时电源线尺寸大且长，处理不行，辐射就专

门容易把电源线作为干扰出口通道。要净化电源线，就必须在电源布线

的恬当位置加入滤波电容。这些电容要求高频特性好，尺寸小，便于靠

近负载。这些电容一样为叠层式的陶瓷电容，容量取0.OluF〜0.47uF之

间，电容靠近负载（各种IC）的电源引脚，同时注意布线，如下图：

+5V+5V

正确错误

方法二：减缓高频信号源的边沿的上升及下降时刻。极快的上升沿与下

降沿包含了专门大的高次谐波能量，这些谐波都易于辐射，快速的边沿

也易通过布线的等效分布电容与电感的谐振而产生极高的电压及电流

尖峰而产生大的辐射干扰。因此，在保证信号时序的前提下最大可能地

降低边沿速度是专门有必要的。一样的方法是在线上串联电阻，这电阻

•与分布电容的积分效应可放慢信号的边沿速度，也可通过选择适当的电

阻作为布线的等效的R、L、C回路的阻尼电阻防止线上产生电压及电流

尖峰。

收文:_________05

-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

EMC设计规范版次|L0页次|3/3

这些阻尼电阻的取值为数十欧到数百欧之间，电阻在线上的位置

应尽可能靠近信号的源端，便于产生RC积分效应。关于双向的

数据线，能够在两个源端均插入电阻。这些电阻随着信号的频

率上升，布线延长而减小，适当的值应通过实验确定。

收文:

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

PCB布线图设计规范版次|L0页次|1/3

1.地线设计

微机系统中的地线结构大致有系统地、机地（屏蔽地）、数字地（逻辑地）和模拟

地等构成。在微机实时操纵系统中，接地是抑制干扰的重要方法，如能将接地

和屏蔽正确结合起来使用可解决大部分干扰咨询题。

1.1单点接地与多点接地选择在低频电路中，信号的工作频率小于IMhz时，它

的布线和元器件间的电感阻碍较小，而接地电路形成的环流对干扰阻碍较

大，因而屏蔽线采纳一点接地；当信号工作频率大于lOMhz时，地线阻抗

变得专门大，现在应尽量降低地线阻抗，应采纳多点接地法；当工作频率在

1〜10MHz之间时，如果用一点接地，其地线长度不应超过波长的1/20,否

则宜采纳多点接地法。

1.2数字、模拟电路分开。电路板上既有高速逻辑电路，又有线性电路，应使

它们尽量分开，而两者的地线不要相混，分不与电源端地线相连。要尽量加

大线性电路的接地面积。

1.3接地线应尽量加粗。若接地用线条专门细，接地电位则随电流的变化而变

化，致使微机的定时信号电平不稳，抗噪声性能变坏。因此应将接地线加

粗，使它能通过三倍于印刷电路板上的承诺电流，如有可能，接地用线应

在2〜3mm以上。

1.4接地线构成闭环路。只用数字电路组成的印刷电路板接地时，按照某些人

的体会，将接地电路做成闭环路大多都明显地提升抗噪声能力。其缘故是：

一块印刷电路板上有专门多集成电路，专门遇有耗电多的元件时，因受到

线条粗细限制，地线产生电位差，引起抗噪声能力下降，若成环路，则其

差值缩小。

2.电源线布置

电源线的布线方法除了要按照电流的大小，尽量加粗导体宽度外，采取使电

源线、地线的走向与数据传递的方向一致，将有助于增强抗噪声能力。

收文:

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

PCB布线图设计规范版次1.0页次2/3

3.去耦电容配置

在印刷电路板的各个关键部位配置去耦电容应视为印刷电路板设计的一项常规

做法。

3.1电源输入端跨接10〜100UF的电解电容器。

3.2原则上每个集成电路芯片都应安置一个0.01nF的陶瓷电容器，如遇印刷电

路板间隙小装不下时，可每4〜10个芯片安置一个1〜lOuF的限噪声用的钥

电容器.这种器件的高频阻抗专门小，在500kHz〜20Mhz范畴内阻抗小于1

。。而且漏电流专门小（0.5口A以下）。

3.3关于抗噪声能力弱、关断时电流变化大的器件和ROM、RAM储备器，应在芯片

的电源线（Vcc）和地线（GND）间直截了当接入去耦电容。

3.4电容引线不能太长，专门是高频旁路电容不能带引线。

4.印刷电路板的尺寸与器件布置

4.1印刷电路板大小要适中，过大时，印刷线条长，阻抗增加，不仅抗噪声能力

下降，成本也高；过小，则散热不行，同时易受邻近线条干扰。

4.2在器件布置方面，与其它逻辑电路一样，应把相互有有关的器件尽量放得靠

近些，能获得较好的抗噪声成效。易产生噪声的器件、小电流电路、大电流

电路等应尽量远离运算机逻辑电路，如有可能，应另做电路板，这一点专门

重要。

4.3另外，一块电路板要考虑在机箱中放置的方向，将发热量大的器件放置在上

方。

收文:

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

PCB布线图设计规范版次|1.0页次|3/3

5.其它

5.1微机复位端子"RESE『'在强干扰现场会显现尖峰电压干扰，虽可不能造成复

位干扰，但可能改变部分寄存器状态，因此可在"RESE『端配以0.01UF

去耦电容。

5.2CMOS芯片的输入阻抗专门高，易受感应，故在使用时，对其不用端要接地

或接正电源。

5.3按钮、继电器、接触器等零部件在操作时均会产生较大火花，必须利用RC

电路加以吸取。

收文:

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

波峰焊对PCB布板要求版次1.6页次1/2

波峰焊接件（通孔插件）对PCB布板的一样要求如下图所示：要紧有以下几方面内容：

1.PCB外形尺寸：外形应为长方形或正方形，要紧的要求是板的宽不宜太大，宽度大的板

在波峰焊时板的弯曲变形率大，容易引发焊接不良及对板造成损坏。一样的外形（含拼版）最

大宽度不超过250mm，最小宽度不小于80mm.若产品要求排板超出此范畴，应视为专门工艺要

求来处理。

2.波峰焊接面要求通孔插件焊盘、表贴焊盘距离定位边的尺寸应24mm,元件体（含投影）要

求距板边3mm以上，对达不到要求的元件应采纳补焊工艺（补焊会阻碍板的清洁度和外观）

或视情形另加工艺边，对有表贴器件的板参照SMT设计规范加工艺边，只有插件的板加工

艺边的宽度尺寸只要能满足以上要求就能够。

3.波峰焊接面通孔插件焊盘的最小间距与板在波峰焊时的流向紧密有关，板的流向是与定位

边（一样为长边）平行，而与带插座的边相垂直。在板的定位边方向上（横向）焊盘的最小间

距应20.8mm,而在与之垂直的方向上（纵向）焊盘的最小间距应20.5mm。1206及更小封装的

表贴焊盘的最小间距要求也以此为准，1206以上的表贴焊盘需视元件外形尺寸而定，在按照元

件排列要求布板的情形下，一样以元件的高度尺寸为焊盘最小间距要求.

4.波峰焊接面只能焊中心距大于1mm的S0P封装的IC芯片，引线焊盘的宽度以引线的宽或中

心距的1/2为准,长度应露出引线一个焊盘宽以上。

焊接面元件的排列将对波峰焊接造成直截了当阻碍，专门是尺寸较大的表贴件及IC,排列的

要紧原则是焊点在板的波峰焊流向上不被元件体遮挡，在布板空间承诺的情形下应尽可能符

合此要求｛如下图（1）（2）的表贴件排布方式｝,类似留电容等高度尺寸元件应按此要求排布。

焊接面视图

（虚线为元件外形图）

(1)

收文:

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

波峰焊对PCB布板要求版次1.6页次2/2

板的流向

波峰焊接面上大的元器件和小的元器件，最好要交错放置尽量不排成一直线，

以防焊锡的表面力造成元器件端头的虚焊和漏焊。

6.插件通孔焊盘直径D值与元件引脚直径值d值，一样应同时满足下述两条要求：

①当元器件引脚直径d<l时，插件通孔焊盘直径D=d+0.20;

当元器件引脚直径d»l时，插件通孔焊盘直径D=d+O.30;

②插件通孔焊盘直径下限值〉器件直径上限值.

例：二极管IN4007引脚直径d=0.8±0.05,其插件通孔焊盘直径公称尺寸应为

1.00,查GB/T14156-93"无贯穿连接的单、双面挠性技术条件”得出

D=l.00±0.1,因此Dmin=0.90,cLx=0.85,

符合D„,in>CL,之要求.

7.插件焊盘通孔的中心距应与元件的引线的中心距一致，敏锐器件严禁专门整形.

8.插件金属化孔（可导通孔）焊盘离片式元件焊盘距离应大于0.65mm.专门提示

对部分插座的定位孔（如电话插座的定位孔等）及不需要接地的安装孔，尽可能不做

金属化孔，幸免被粘锡或贴阻焊带，增加不必要的费用。

收文:_________

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

用PADS设计PCB布线操作流程版次|1.0页次|1/12

PCB布线图设计在微机上用PADS软件布线，在工作站上用Cadence和Allegro设计

1.用PADS软件布线过程：

A

收文:

05-05C

*非经公司同意，严禁影印

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

用PADS设计PCB布线操作流程版次|1.0页次|2/12

2.建立元件的封装

2.1建立元件外观资料：

2.1.1Creat：建立一个新外观

(1)进入creat

(2)外观名称：partdecalname(cr=usr：test)

(3)建外观步骤如下：

A.SETUP：参数设置，请设置如下内容：

Display>Origin,DotGrid,Units

B.Terinal：增加焊盘

C.Padstacks：焊盘资料设定

D.Outline:外型及线型资料制作

E.Save：存入零件库

F.Exit：离开

收文：

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

用PADS设计PCB布线操作流程版次|1.0页次|3/12

(4)在元件外观建立时应注意以下几点：

A.元件管脚的排序应与逻辑图对应

B.白油放在27层尽可能不要用第0层来替代，0层为代表所有层，

在查错时有可能显现错误。

C.建封装时应注意原点，在一样情形下可将原点设在元件第一脚

上，而在一些专门的情形下可设在一些专门点上。.

D.在建封装的时应注意封装应与原理图上器件对应，幸免显现PCB

封装与原理图在PCB上用DIP封装，而在原理图上则定义为

TSOJ封装。造成PCB上管脚不能对应的情形.

E.元件的白油应能够尽量对元件进行讲明，尽量可认人从白油上看

出元件的正负极，第一脚及插件的方向等。

2.2建立元件资料型号(CREAT-PARTTYPE)

选择NEWPart

2.2.1EnterPartType新元件

partinfo—定义零件型号有关资料

Gateinfo--------定义零件内部各闸及PADS-Logic中有关资料.

2.2.2选中Partinfo对*parttypeorsuffix：形号名称

parttypeperfixlist：可不必定义，如定义也只对

TTL器件字头如：*4、*41s

Logicfamily：定义零件的序号名称*4HC

*PCBDecal&Alternates：定义该型号所对应的外观一个

器件可对应多个封装，在place

中可用F5来选择多封装.

收文：

05-05C

*非经公司同意，严禁影印*

XXXXXXXX有限公司

产品硬件设计规范文件编号WI-C026

用PADS设计PCB布线操作流程版次|1。页次|4/12

uberofpartattribute：附加资料

NonNumbicPinNos(Y/N)：Nlinerequined:O

2.2.3定义接脚的名称

NumberofGate：定义闸数

Numberofsignalpin：0指定特定的接脚

(*号为必须定义，余下其他内容可不必定义)

完成以上定义后可存档退出

2.3PADS零件库可分为4个部分

2.3.1PCBDecal*.PD外观资料PCB-LOGICCAEDecal*.LD电

路符号资料logic

2.3.2PartType