PCB设计技术 课件 6USB集线器电路

PCB设计技术课程项目5:USB集线器电路集成电路技术专业曾启明PCBDesign蛛游蜩化，崭露头角蛛游蜩化一词出自明代李东阳的《奕说》：“故或役心命志，如蛛游蜩化而不自知”，比喻经过训练，犹如蜘蛛在网上游行和蝉的蜕变，技艺变得纯熟。经过前面四章的项目学习和训练，也到了该崭露头角的时候。USB集线器的应用USB集线器，英文为USBHub，是一种可以将单个USB接口扩展为多个，并可以同时使用的装置。电路结构与原理USB集线器电路的结构USB集线器，英文为USBHub，是一种可以将单个USB接口扩展为多个，并可以同时使用的装置。本章节，我们将会完成一个商业级的设计案例：基于NEC公司方案的4口USB2.0集线器。01.电路结构与原理NECuPD720114专用芯片USB接口×45V_USB稳压芯片3.3V_USB晶振VDD25OUTUSB集线器的完成效果图01.电路结构与原理USB集线器电路原理图01.电路结构与原理时钟USB接口主芯片电源USB接口逻辑封装设计需要设计的逻辑封装02.逻辑封装设计1232.1uPD720114芯片的逻辑封装设计02.逻辑封装设计uPD720114芯片采用QFP（QuadFlatPackage，方型扁平式封装），引脚从芯片体四周伸出，数量多达48个。针对该芯片的逻辑封装，有两种设计思路：一是按照左图的引脚分布，直接画出芯片的逻辑封装；二是不限制于引脚的实际分布顺序，按引脚功能进行分类排序。两种设计思路的对比02.逻辑封装设计主芯片主芯片引脚四边分布的形式按功能分布的形式uPD720114芯片逻辑封装设计方案02.逻辑封装设计USB主口信号5V电源输入3.3V电源输入内置2.5V电源输入输出相关接地电源相关LED指示灯晶振4组USB差分信号2.2LM1117芯片的逻辑封装设计02.逻辑封装设计LM1117是美国德州仪器公司生产的一个高精度低压差线性稳压芯片系列，包含1.25～13.8V输出电压范围可调电压的型号，以及1.8V、2.5V、2.85V、3.3V和5V固定电压输出的型号。（3）（2）（1）（4）同一个LM1117系列不同型号的芯片02.逻辑封装设计SOT-223TO-220FPMTO-263WSON02.逻辑封装设计需要注意两点：第一点是2、4号引脚在芯片内部是相连的，应用时可以根据需要选择使用其中一个，或者均使用；第二点是对于固定电压输出的型号，1号引脚是接地端。根据上述分析，我们可以设计LM1117MPX-3.3芯片的两种逻辑封装如上图所示INGNDOUT312INOUT132GND1OUT24设计方案一设计方案二芯片外形2.3USB连接座的逻辑封装设计02.逻辑封装设计本项目使用到了两种USB2.0连接座：一种是A型90度弯折的母座，另外一种是A型180度直插的母座。插座的1-4号引脚分别是电源、差分负信号、差分正信号和地，元件体两端是外壳接地的针脚。两种接插座的区别在于USB线或者设备的接入角度A型母座90度弯折A型母座180度直插VCC(1)GND(4)D-(2)D+(3)GND(4)VCC(1)D-(3)D+(2)用文本设计引脚的名称02.逻辑封装设计因此，两种USB接插座的逻辑封装可以是相同的，一种设计方案如上图所示。该方案为了达到更高的美观度，在设计时隐藏了各引脚的名称，用文本的形式标注。注意在放置文本时需要暂时关闭栅格，才能实现精准放置。5、6号引脚对应外壳的固定针脚定义1-4号引脚分别对应各USB2.0协议信号文字形式标注引脚名称原理图绘制3.1电源引脚的旁路电容03.原理图绘制PowerICVCCGNDC1C2所谓“旁路”，是指把输入信号中的高频噪声作为滤波对象，防止高频杂波进入芯片内部。在PCB设计时，一般在贴近芯片电源引脚放置一个电容，例如上图中的C2。该电容具有储能的作用，可以给芯片提供瞬时电流，减弱外部电流波动向芯片的传导，称为旁路电容旁路电容的一种原理图设计方案03.原理图绘制旁路电容对应引脚旁路电容的另一种原理图设计方案03.原理图绘制旁路电容3.2平坦式原理图设计03.原理图绘制顶层电路图原理图A原理图B原理图C原理图D原理图E电路结构框图原理图A原理图B原理图C层次式原理图平坦式原理图03.原理图绘制原理图A原理图B5V_USB3.3V_USBGND在本项目中，我们可以将原理图分为两页，第一页是以uPD720114芯片为核心的功能电路，第二页是以LM1117为核心的电源电路，如左图所示。两页之间的连接包括三个网络：5V_USB、3.3V_USB和GND，这三个都属于电源网络，是全局性网络，作用范围包括所有页面，因此不需要使用专门的连接符来连接以上三个网络。物理封装设计需要设计物理封装的元件04.物理封装设计341254.1USB连接座的物理封装设计04.物理封装设计A型90度母座A型180度母座两种USB连接座的封装参数对比04.物理封装设计vs0.90.922.72.413.1513.30（1）焊盘设计和放置03.原理图绘制1-4号引脚的焊盘内径0.9mm，考虑到2号、3号引脚之间的距离只有2mm，外径不宜过大，建议设置在1.4至1.6mm之间。以2号、3号引脚焊盘的中心作为原点，可以方便计算所有焊盘的坐标，是一种更好的选择。0.91.53.32.3(0,0)（6.575,-2.3)(3.5,0)(-1,0)152346（2）外形丝印设计—90度03.原理图绘制14.013.212.9（13.2/2,-12.9)（2）外形丝印设计—180度03.原理图绘制5.713.254.1（6.625,-4.1)04.物理封装设计QFP全称为QuadFlatPackage，方型扁平式封装，是一种引脚从四个侧面引出呈海鸥翼型的表面贴装型封装技术。QFP封装芯片的引脚数量一般为20个以上，多用于微处理器、可编程逻辑器件等4.2方形扁平封装QFP的设计04.物理封装设计uPD720114芯片的规格参数（1）确定焊盘尺寸04.物理封装设计贴片焊盘是承载芯片引脚的接触点，根据上图，芯片引脚的宽度H的值为0.22+0.05或-0.04，取最大值0.27作为对应焊盘的宽度；芯片引脚的长L的值是0.5，按照经验一般取其2倍作为焊盘的长度，即1.0mm。Hmax2xL04.物理封装设计（2）计算焊盘位置坐标(0,0)1211×J1末端距A13(-11J/2,-A/2)2537(-2.75,-4.5)(A/2,-11J/2)(4.5,

-2.75)04.物理封装设计（3）绘制外形丝印vs1132637设计方案A设计方案B4.3小外形晶体管SOT-223的设计04.物理封装设计电路中电源转换芯片的型号为LM1117MPX-3.3，物理封装形式为SOT-223，是SOT封装的其中一种形式，其规格参数如图6-31所示。芯片整体长宽约为6.7mm×7.3mm电路中电源转换芯片的型号为LM1117MPX-3.3，物理封装形式为SOT-223，是SOT封装的其中一种形式，其规格参数如上图。芯片整体长宽约为6.7mm×7.3mm04.物理封装设计SOT-223封装的设计要点4(0,0)5.8mm2.3mm（0,2.9)（-2.3,-2.9)213（-3.35,1.85)1号焊盘的位置坐标可以根据引脚间距（2.3mm）和上下端焊盘的间距（5.8mm）计算，结果为（-2.3,-2.9）；4号焊盘的位置坐标为（0,2.9），其他焊盘的坐标可以按照相同原理计算。对于外形丝印，需要确定其中一个顶点坐标。以图6-32中左上角为例，该坐标的计算需要结合图6-31中芯片体的长（6.3-6.7mm）和宽（3.3-3.7mm），外形的计算取最大值，即6.7mm和3.7mm，进而计算左上角顶点坐标为（-3.35,1.85）。4.4晶振HC-49的物理封装设计04.物理封装设计电路中电源转换芯片的型号为LM1117MPX-3.3，物理封装形式为SOT-223，是SOT封装的其中一种形式，其规格参数如图6-31所示。芯片整体长宽约为6.7mm×7.3mm1.0mm4.5mm10.0mm(0,0)（6.5,2.465)贴片焊盘的尺寸设计为1.0×4.5两个焊盘的坐标分别为(-5,0)和(5,0)外形丝印右上角定位应为(6.5,2.465）4.5磁珠的物理封装设计04.物理封装设计电路中电源转换芯片的型号为LM1117MPX-3.3，物理封装形式为SOT-223，是SOT封装的其中一种形式，其规格参数如图6-31所示。芯片整体长宽约为6.7mm×7.3mm磁珠的单位是欧姆，是按照它在某一频率产生的阻抗来标称的，阻抗的单位也是欧姆。磁珠主要用于高速电路，例如射频电路，振荡电路，USB、DDR高速线路等，一般需要在电源输入部分加磁珠。磁珠的主要功能是抑制信号线、电源线上的高频噪声和尖峰干扰。04.物理封装设计根据型号确定元件的尺寸对于B321611系列，磁珠的长宽为3.2mm×1.6mm，这是标准的3216封装尺寸。需要注意的是，磁珠和电感一样，不区分正负，因此在外形丝印上不需要特别标示正极一端。1．根据需求确定可选尺寸2．根据尺寸设计物理封装213.21.8常见网表错误及更正05.常见网表错误及更正5.1元件标号重复网表的一个重要作用是表明电路中包含哪些元件，他们的“名字”是什么。这里的“名字”，是指元件的标号。在同一个原理图中，每一个元件的标号必须是唯一的，否则将导致网表无法生成。一一对应05.常见网表错误及更正5.2元件封装信息缺失/错误网表的第二个重要作用是表明电路中各个元件“长啥样”，就是要标明每一个元件原理图中逻辑封装对应的物理封装。在网表导入时，设计将根据网表中元件标号和物理封装信息的对应关系，从物理封装库中查找对应封装，如果信息缺失或者填写错误，将导致软件无法找到相应封装。0603C0603物理封装库无法匹配05.常见网表错误及更正5.3元件封装引脚不匹配网表的第三个重要作用是表明电路中各个元件之间是“怎么连”的，就是要标明元件封装中各个引脚的连接关系。当原理图中的元件逻辑封装与PCB中物理封装的引脚不一致时，导致连接关系无法正确分配，出现错误。A1A2A3A4A5A6引脚号无法匹配PCB布局6.1设计板框和放置关键元件06.PCB布局98mm28mmMianPort13.211.313.255.760.03.0直接根据结构图纸给定的数据手动设计板框和放置关键元件05.常见网表错误及更正98mm28mm11.3主电路布局区域设计板框及放置关键元件05.常见网表错误及更正USB集线器最终布局效果示意图98mm28mmPCB布局的基本思路06.PCB布局PCB布局的基本思路一般就是设定布局约束（例如板框）、放置固定元件（例如上一节中的USB连接座），然后是大器件（一般是芯片）,再通过交互式和模块化，来进行小器件布局；大体布局好之后，再进行模块的局部细分布局，根据大器件所在模块一个模块，一个模块地进行布局。布局约束1放置固定元件2交互式/模块化布局3局部模块化4布局评估56.2交互式布局FM无线电信号通过耳机线（天线）接收，并经PCB左下角的耳机接地端进入电路，输入至GS1299芯片进行解码。顶层元件布局的关键是以GS1299芯片为中心，遵守邻近原则和便于布线的原则放置其他元件。06.PCB布局原理图PCB图所谓交互式布局，是指在布局过程中，同时使用原理图和PCB图进行参考布局，在原理图中选中一个或多个元件时，PCB图中对应的元件也会被选中。利用这个功能，就可以快速定位元件，分类放置元件。可以将OrCAD原理图导入PADSLogic，再与PADSLayout同步。6.3模块化布局FM无线电信号通过耳机线（天线）接收，并经PCB左下角的耳机接地端进入电路，输入至GS1299芯片进行解码。顶层元件布局的关键是以GS1299芯片为中心，遵守邻近原则和便于布线的原则放置其他元件。06.PCB布局3.3V转换模块模块化布局是指按照功能，将电路分解为多个模块，分配不同模块在PCB上的位置，同一模块的相关元件布局在邻近位置。在布局初期，我们可以将PCB上的元件进行快速的模块化分组。模块化布局和交互式布局是密不可分的。利用交互式布局，在原理图上选中模块的所有元件，一个个地在PCB上排列好，接下来，就可以进一步细化布局其中的IC、电阻、二极管了，这就是局部模块化。分析原理图，确定模块分组06.PCB布局电源模块主芯片模块2.5V转换电路3.3V转换电路USB主接口USB分路接口时钟3.3V转换电路时钟（晶振）主芯片USB主接口USB分路接口分析原理图，确定模块分组06.PCB布局2.5V转换电路围绕核心元件进行局部细分布局06.PCB布局5V_USB3.3V_USB以3.3V转换电路为例除旁路电容外，初步布局方案06.PCB布局03.原理图绘制PowerICVCCGNDC1C2所谓“旁路”，是指把输入信号中的高频噪声作为滤波对象，防止高频杂波进入芯片内部。在PCB设计时，一般在贴近芯片电源引脚放置一个电容，例如上图中的C2。该电容具有储能的作用，可以给芯片提供瞬时电流，减弱外部电流波动向芯片的传导，称为旁路电容6.4旁路电容的布局布局方案示例对比FM无线电信号通过耳机线（天线）接收，并经PCB左下角的耳机接地端进入电路，输入至GS1299芯片进行解码。顶层元件布局的关键是以GS1299芯片为中心，遵守邻近原则和便于布线的原则放置其他元件。06.PCB布局芯片VCCGNDVCCGND芯片GNDVCCVCCGND连接到地平面旁路电容连接到电源平面GND过孔走线旁路电容的布局布线原则是最小化连线的电阻和电感正确布局错误布局QFP和SOP等封装形式芯片的旁路电路布局FM无线电信号通过耳机线（天线）接收，并经PCB左下角的耳机接地端进入电路，输入至GS1299芯片进行解码。顶层元件布局的关键是以GS1299芯片为中心，遵守邻近原则和便于布线的原则放置其他元件。06.PCB布局布线空间狭小底层线路顶层线路布线空间GNDVCC放置于底层理想化布局方案一般实际方案主芯片3.3.V电源引脚旁路电容的布局FM无线电信号通过耳机线（天线）接收，并经PCB左下角的耳机接地端进入电路，输入至GS1299芯片进行解码。顶层元件布局的关键是以GS1299芯片为中心，遵守邻近原则和便于布线的原则放置其他元件。06.PCB布局19203048C4C5C6C7电路针对3.3.V电源设计了4个旁路电容，分别对应主芯片的4个电源引脚。4个旁路电容在布局时必须放置到对应4个引脚底部。2.5V电源相关电容布局分析FM无线电信号通过耳机线（天线）接收，并经PCB左下角的耳机接地端进入电路，输入至GS1299芯片进行解码。顶层元件布局的关键是以GS1299芯片为中心，遵守邻近原则和便于布线的原则放置其他元件。06.PCB布局滤波滤波旁路旁路图中C9、C11、C12是滤波电容，与磁珠L2共同滤除输出电压的纹波起伏和高频干扰，磁珠L3用于模拟接地引脚AVSS和AVSS_R的高频干扰过滤。C13、C14分别作为17、19号电源引脚的旁路电容，C16~C18分别作为引脚12、24、33号引脚的旁路电容主芯片2.5V电压滤波电容的布局FM无线电信号通过耳机线（天线）接收，并经PCB左下角的耳机接地端进入电路，输入至GS1299芯片进行解码。顶层元件布局的关键是以GS1299芯片为中心，遵守邻近原则和便于布线的原则放置其他元件。06.PCB布局193048C4C5C6C7C11C9C12L2L31618同一个电源输出端上的多个滤波电容，布局原则是：大容量靠近引脚，小容量放在外侧。因此在右图，大容量10μF的钽电容C11距离主芯片1号引脚最近，再到4.7uF的电容C9，然后是0.1uF的电容C12，最后经过磁珠L2再到对应的电源引脚，如图中红色箭头所示。磁珠L3放置于16、17号引脚的底部。主芯片2.5V电源引脚旁路电容的布局FM无线电信号通过耳机线（天线）接收，并经PCB左下角的耳机接地端进入电路，输入至GS1299芯片进行解码。顶层元件布局的关键是以GS1299芯片为中心，遵守邻近原则和便于布线的原则放置其他元件。06.PCB布局主芯片17、19号电源引脚的旁路电容C13、C14分别放置于其底部，12、24、33号引脚的旁路电容C16~C18分别放置于对应引脚底部，如图6-58所示。由于底部空间非常有限，新放置的旁路电路将挤占原来的布局空间，已布局电容和磁珠的位置要根据需要进行微调。1C4C5C6C7L3C13C141719C161224C1733C18PCB布线7.1多走线孔设置07.PCB布线对于复杂的PCB，一般需要设置多个尺寸不同的走线孔，以满足不同的布线需要。在本项目中，我们将设置两种尺寸的走线孔，大尺寸走线孔内/外径参数为35/52mil，主要用于电源线路；小尺寸走线孔内/外径参数为20/32mil，主要用于一般信号线大尺寸走线孔52mil35mil32mil20mil小尺寸走线孔7.2布线顺序07.PCB布线布线顺序的原则可以概括为：关键元件优先、关键信号线优先和密度优先关键元件关键元件关键元件关键元件优先FM无线电信号通过耳机线（天线）接收，并经PCB左下角的耳机接地端进入电路，输入至GS1299芯片进行解码。顶层元件布局的关键是以GS1299芯片为中心，遵守邻近原则和便于布线的原则放置其他元件。07.PCB布线时钟信号1高速信号2高速信号2电源信号3电源信号3电源信号3一般信号4地信号5关键信号优先07.PCB布线对于相同布线顺序的部分，优先从连接关系最复杂和密集的元件区域着手布线3.3V电源网络2.5V电源网络密度优先对于相同布线顺序的部分，优先从连接关系最复杂和密集的元件区域着手布线7.3高速差分线07.PCB布线差分线使用两个极性相反的电压信号来传输一个信息信号，包括两条线，一条传输正相信号，另一条传输反相信号。接收端通过检测两条线路之间的电位差来接收信息。发送端接收端D+D+D-D-V+V-差分线信号的取值07.PCB布线接收器通过检测反相和非反相信号之间的电位差来接收信息。在差分结构下，两个电压信号是“平衡的”，当线路外部引入干扰时，将同时作用到正相和反相信号上，虽然单条线路上有影响，但两条线路的电压差将抵消外部引入的干扰。普通单端信号假设Vhigh=3V，Vlow=0V，那么3V代表“1”，0V代表“0”。差分信号假设VDM=1.5V，VCM=-1.5V，Vdiff=VDM-VCM“1”：Vdiff=1.5-(-1.5)=3V“0”：Vdiff=-1.5-(1.5)=-3VUSB集线器中的差分线07.PCB布线差分对1差分对2差分对3差分对4差分对5USB2.0标准有一对差分线，USB3.0标准有3对差分线。本项目的USB集线器是USB2.0标准，5个USB连接座一共包含5对差分线，同一个收发端的两条差分线称为“差分对”差分线的布线规则07.PCB布线在元件布局时，尽量使差分线路最短，以缩短差分线的走线长度。当然，元件布局一般受到多种因素的制约，例如结构参数、接口位置等，线路最短是指在布局条件允许情况下尽量缩短差分线的长度。同时，差分线属于高速线路，在布线时需要优先绘制。1.线路最短，优先绘制差分线的布线规则07.PCB布线差分线涉及两条线路，要尽量使得正反相信号在两条线路上的传输特性相同，就要确保走线具有相同的长度，当然线宽也要相同。同时，两条线路距离越近，信号的耦合就越好，线路上的干扰将更有效地抵消。因此，布线要采用对称平行走线的方式，保证两条线路紧密耦合。2.等长等距、平行走线正确错误差分线的布线规则07.PCB布线不匹配的线长将造成信号时序的偏移，还会引入共模干扰，降低信号质量。所以，差分对的布线过程中要时刻注意线长的匹配，当间距和线长不能兼顾时，优先使线长匹配。匹配是指两条线路的长度差控制在10mil以内。3.因素制约，等长优先下方线路较短绕线实现匹配差分线的布线规则07.PCB布线4.精确计算，阻抗控制差分走线的阻抗除了与线宽和线间距有关外，还与PCB材质的介电常数、参考平面的高度，铜箔厚度等因素有关。线路阻抗的一般采用专业软件计算，如右侧SI9000。SI9000软件USB2.0协议中要求差分线的阻抗控制在90（±10%）欧姆，对于1.6mm板厚，FR4材质的双层PCB，经计算得到差分线的一组参数为：线宽13mil，线间距6mil。需要注意的是，13mil线宽及6mil线间距只是理论设计值，最终电路板厂依据要求的阻抗值并结合生产的实际情况和板材，会对线宽线间距及到参考层的距离做适当的调整。7.4旁路电容的布线07.PCB布线旁路电容的布线原则与布局相同，就是最小化连线的电阻和电感芯片连接到地连接到电源芯片连接到地连接到电源方案A方案B一些对信号比较敏感的芯片，其内部产生的高频杂波可能会随着电源线路传导到其他元件，而电源引脚上的电容可以通过将这些高频杂波旁路到地，实现去耦作用。（多用于模拟电路）（多用于数字电路）3.3V电源引脚旁路电路的布线方法07.PCB布线绿色：底层走线连接电容到过孔橙色：顶层走线连接引脚到过孔连接到3.3V转换电路的输出端底层铜块：连接各个过孔过孔：连接地网络（1）连接电源引脚和电容（2）连接各个过孔多区域铺铜的示意图07.PCB布线接地过孔2.5V过孔3.3V过孔左图给出了一种多区域铺铜的示意图，图中使用不同的图形符号代表不同网络的过孔，分别模拟本项目中接地、2.5V、3.3V三个网络旁路电容布线过程中产生的过孔。单平面内实现多区域铺铜的难点在于根据不同网络过孔的分布绘制区域，且各区域不能相互包含。最终，在芯片底部这片狭小的布线空间内，需要根据3类网络过孔的分布绘制铺铜区域，其过程与项目3助听器电路中学习的单平面多区域铺铜方法类似。后续处理8.1密集元件的标示08.后期处理元件标号的主要作用是在PCB焊接组装环节，正确指示元件的位置，确保元件安装到正确的封装上。其次，元件标号还需要在元件焊接后，依然清晰指示元件位置，便于后期维护和调试。因此，元件标号不能放置于元件封装范围内，这是基本原则。??L1L2L3L4L5C1C2C3C4高元件密度的示例L3L1L2L4L5C1C2C3C4常见错误示例（1）线条指示法07.PCB布线L1L2L3L4L5C1C3C4C2可以在PCB上绘制线条（非金属连线），将元件标号和元件对应起来，如左图C3所示。在空间允许的情况下，可以使用线条绘制成箭头的形式，如图中C2所示，更形象直接。这些线条一般绘制在丝印层上，属性是普通的2D线，以白色油墨的形式制造。（2）区域表示法07.PCB布线PCB上密集的元件往往分布在一个或者多个区域，我们可以在密集元件的相近位置，将所有元件的标号集中在一起，按照元件的相对位置进行放置。L3L5C1C2C3C4L4L1L28.2添加图形标识08.后期处理美国和欧盟的认证标志禁止随意丢弃标志导入图片制作复杂图形08.后期处理图形标识最终以丝印的形式印制在PCB上，一般是白色油墨。仅使用设计软件自带的线条、矩形等工具，难以绘制如此复杂的图形。一般的设计方法是使用专用的转换工具，将图片格式的上述标识转换为设计软件能够识别的文件格式，再导入到PCB中形式图形标识。8.3阻焊开窗处理08.后期处理阻焊层的作用是指示PCB上覆盖油墨的部分，油墨覆盖走线和铺铜，防止氧化和短路。阻焊开窗是指在阻焊层上开一个口，露出金属，换言之，就是让PCB某些位置不覆盖油墨。在PCB设计中，部分特殊场合需要让某一个区域内不能覆盖油墨，这个时候就需要进行阻焊开窗处理。天线周围必须是净空区不能覆盖油墨一种称为“曲流型天线”的蓝牙天线设计方法。阻焊（绿油）利用阻焊开窗，在PCB上设计金属图标和文字08.后期处理第一步，在线路层放置金属化元素：任何放置于线路层的元素，在刻蚀时将会保留，形成金属。把文字放置于线路层，文字将以金属的形式制造出来。实物效果线路层阻焊层第二步，在阻焊层放置相同元素：想对应的图形和文字露出金属，就需要在阻焊层相同的位置，放置相同的图形和文字。课堂实训完成项目5的PCB设计多层板设计9.1多层板的结构09.多层板设计顶层绝缘层过孔顶层线路底层线路底层双层板的结构四层板的结构09.多层板设计顶层第2层第3层底层绝缘层绝缘层绝缘层顶层线路底层线路过孔1（顶层到第2层）过孔2（顶层到第3层和底层）双层板、四层板和六层板的对比09.多层板设计类型布线层数元件层数成本工艺难度布线难度双层板22低低中四层板42稍高中低六层板62更高高低9.2多层板的层叠设计09.多层板设计确定多层板的层数后，下一步的工作是确定内电层的放置位置及如何在这些层上分布不同的信号，这就是多层板的层叠结构问题。基本原则1：信号层尽可能与地平面相邻基本原则2：关键信号尽可能与地层相邻地平面在多层结构的主要目的是提供一个低阻抗的地并且给电源提供最小噪声回流。在实际布线中,两地层之间的信号层、与地层相邻的信号层，属于优先布线层。高速线、时钟线和