2022年安徽农业大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)

2022年安徽农业大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。A.在400ns内，存储器可向CPU提供2位二进制信息B.在l00ns内，每个体可向CPU提供27位二进制信息C.在400ns内，存储器可向CPU提供2位二进制信息D.在100ns内，每个体可向CPU提供2位二进制信息2、下列关于虚拟存储器的说法，错误的是（）。A.虚拟存储器利用了局部性原理B.页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，可以提升操作速度C.页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度D.段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享3、假设在网络中传送采用偶校验码，当收到的数据位为10101010时，则可以得出结论（）A.传送过程中未出错B.出现偶数位错C.出现奇数位错D.未出错或出现偶数位错4、一个C语言程序在一台32位机器上运行，程序中定义了3个变量x、y、z，其中x和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=xty后，x、y、z的值分别是（）。A.x=0000007FH，y=FFF9H，z=00000076HB.x=0000007FH，y=FFF9H，z=FFFFO076HC.X=0000007FH，y-FFF7H，z=FFFF0076HD.X=0000007FH，y=FFF7H，z=00000076H5、假设编译器规定int和shot类型长度分别为32位和16位，若有下列C语言语句：unsignedshortx=65530；unsignedinty=x；得到y的机器数为（）。A.00007FFAHB.0000FFFAHC.FFFF7FFAHD.FFFFFFFAH6、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（）。I.在总线仲裁方式中，独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的II.在总线仲裁方式中计数器查询方式，若每次计数都从“0”开始，则所有设备使用总线的优先级相等III.总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用CPU的判优方式IV.中断判优逻辑既可以通过硬件实现，也可以通过软件实现，A.I，IIB.I，III，IVC.I，II，IVD.I，IV7、总线按连接部件不同可分为（）。A.片内总线、系统总线、通信总线B.数据总线、地址总线、控制总线C.主存总线I/O总线、DMA总线D.ISA总线、VESA总线、PCI总线8、计算机（）负责指令译码。A.算术逻辑单元B.控制单元（或者操作码译码器）C.存储器电路D.输入/输出译码电路9、下列关于配备32位微处理器的计算机的说法中，正确的是（）。该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ10、计算机的外部设备指（）A.输入/输出设备B.外存储器C.输入/输出设备和外存储器D.以上均不正确11、内部异常（内中断）可分为故障（Fault）、陷阱（Trap）和终止（Abort）三类。下列有关内部异常的叙述中，错误的是（）。A.内部异常的产生与当前执行指令相关B.内部异常的检测由CPU内部逻辑实现C.内部异常的响应发生在指令执行过程中D.内部异常处理后返回到发生异常的指令继续执行12、某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项，内容见下图对虚拟地址03FFF180H进行虚实地址变换的结果是（）。A.0153180HB.0035180HC.TLB缺失D.缺页13、组合逻辑控制器和微程序控制器的主要区别在于（）。A.ALU结构不同B.数据通路不同C.CPU寄存器组织不同D.微操作信号发生器的构成方法不同。14、在通用计算机指令系统的二地址指令中，操作数的物理位置可安排在（）。I.一个主存单元和缓冲存储器Ⅱ.两个数据寄存器IⅡ.一个主存单元和一个数据寄存器IV.一个数据寄存器和一个控制存储器V.一个主存单元和一个外存单元A.Ⅱ、Ⅲ、IVB.IⅡ、ⅡC.I、Ⅱ、ⅢD.I、Ⅱ、Ⅲ、V15、在下列寻址方式中，（）方式需要先计算，再访问存。A.相对寻址B.变址寻址C.间接寻址D.A、B二、填空题16、主存储器容量通常以KB表示，其中K=______；硬盘容量通常以GB表示，其中G=______17、对存储器的要求是________、________、________为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。18、目前的CPU包括________、________和cache、19、存储_______并按_______顺序执行，这是冯·诺依曼型计算机的工作原理。20、通道是一个特殊功能的______，它有自己的______专门负责数据输入输出的传输控制。21、主存储器的性能指标主要是_______、_______存储周期和存储器带宽。22、总线同步定时协议中，事件出现在总线的时刻由________信号确定，总线周期的长度是________的。23、RISC机器一定是_______CPU，但后者不一定是RISC机器，奔腾机属于_______机器24、寻址方式按操作数的物理位置不同，多使用_______型和_______型，前者比后者执行速度快。25、PCI总线是当前流行的总线。它是一个高_________且与_________无关的标准总线。三、名词解释题26、编译程序：27、总线协议：28、时钟周期：29、小数端：四、简答题30、什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？31、何谓中断方式？它主要应用在什么场合？请举二例。32、存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？33、I/0设备与主机交换信息时，共有哪几种控制方式。简述他们的特点。五、计算题34、设存储字长和指令字长均为24位，若指令系统可完成108种操作，且具有直接、一一次间接寻址、多次间接寻址、变址、基址、相对和立即这7种寻址方式，则可在保证最大范围内直接寻址的前提下，指令字中操作码占几位？寻址特征位占几位？可直接寻址的范围是多少？一次间接寻址的范围是多少？多次间接寻址的范围又是多少？35、设某机主存容量为16MB，Cache的容量为8KB，且按字节编址。每字块8个字，每字32位。设计一个4路组相联映射的Cache组织。1）画出主存地址字段中各段的位数。2）设Cache初态为空，CPU依次从主存0，1，2，…，99号单元中读出100个字（主存一次读出一个字），并重复此次序10次，问命中率是多少？3）若Cache速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高多少倍？4）系统的效率是多少？36、某计算机的字长为16位，存储器按字编址，访存指令格式为16位，其中5位操作码，3位寻址方式字段，分别表示立即寻址、直接寻址、间接寻址、变址寻址和相对寻址这5种，8位地址码字段。设PC和Rx分别为程序计数器和变址寄存器（其中变址寄存器的位数为16位）。试问：1）该格式能定义多少种指令？2）各种寻址方式的寻址范围大小是多少？3）写出各种寻址方式的有效地址EA的计算式。六、综合题37、采用微程序控制器的某计算机在微程序级采用两级流水线，即取第i+1条微指令与执行第i条微指令同时进行。假设微指令的执行时间需要40ns，试问：1）若控制存储器选用读出时间为30ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。2）若控制存储器选用读出时间为50ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。38、假定在一个8位字长的计算机中运行如下类C程序段：unsignedintx=134；unsignedinty=246；intm=x；intn=y；unsignedintz1=x-y；unsignedintz2=x+y；intkl=m-n；intk2=m+n；若编译器编译时将8个8位寄存器R1~R8分别分配至变量x、y、m、n、zl、z2、kl和k2，则回答下列问题（提示：带符号整数用补码表示）：1）执行上述程序段后，寄存器R1，R5和R6的内容分别是什么（用十六进制表示）？2）执行上述程序段后，变量m和k1的值分别是多少（用十进制表示）？3）上述程序段涉及带符号整数加/减、无符号整数加/减运算，这4种运算能否利用同一个加法器及辅助电路实现？简述理由。4）计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？39、假定CPU主频为50MHz，CPI为4。设备D采用异少中行通信方式向主机传送7位ASCII字符，通信规程中有1位奇校验位和1位停止位，从D接收启动命令到字符送入IO端口需要0.5ms。请回答下列问题，要求说明理由。（1）每传送一个字符，在异步串行通信线上共需传输多少位？在设备D持续上作过程中，每秒钟最多可向1/0端口送入多少个字符？（2）设备D采用中断方式进行输入/输出，示意图如下：I/O端口每收到一个字符申请一次中断，中断响应需10个时钟周期，中断服务程序共有20条指令，其中第15条指令启动D工作。若CPU需从D读取1000个字符，则完成这一任务所需时间大约是多少个时钟周期？CPU用于完成这一任务的时间大约是多少个时钟周期？在中断响应阶段CPU进行了哪些操作？

参考答案一、选择题1、A2、B3、D4、D5、B6、B7、A8、B9、C10、C11、D、12、A13、D14、B15、D二、填空题16、21023017、容量大速度快成本低18、控制器运算器19、程序地址20、处理器指令和程序21、存储容量存取时间22、总线时钟固定23、流水CISC24、RRRS25、带宽处理器三、名词解释题26、编译程序：将高级语言程序转换成机器语言程序的计算机软件。27、总线协议：总线通信同步方式规则，规定实现总线数据传输的定时规则。28、时钟周期：节拍，时钟频率的倒数，机器基本操作的最小单位。29、小数端：将最低字节存到小地址位置.四、简答题30、答：指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。31、答：A、中断方式指：CPU在接到随机产生的中断请求信号后，暂停原程序，转去执行相应的中断处理程序，以处理该随机事件，处理完毕后返回并继续执行原程序；B、主要应用于处理复杂随机事件、控制中低速I/O；C、例：打印机控制，故障处理。32、答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。33、答：五种：1.程序查询方式是由CPU通过程序不断查询I/0设备是否已做好准备，从而控制I/0设备与主机交换信息。2.程序中断方式倘若CPU在启动I/0设备后，不查询设备是否已准备就绪，继续执行自身程序，只是当I/0设备准备就绪并向CPU发出中断请求后予以响应，这将大大提高CPU的工作效率。3.直接存储器存取方式（DMA）主存与I/0设备之间有一条数据通路，主存与I/0设备交换信息时，无需调用中断服务程序4.I/0通道方式、5.I/0处理机方式五、计算题34、解析：1）由于此指令系统可完成108种操作，因此指令字中的操作码占7位（27=128）。2）由于指令系统中有7种寻址方式，因此寻址特征位占3位。3）由于地址码的位数为24-7-3=14位，因此直接寻址的范围为214。4）由于存储字长为24位，因此一次间接寻址的范围为224。5）由于多次间接寻址需要使用一位来标志是否间接寻址完毕，因此只有23位用做寻址，寻址范围为223。35、解析：1）主存地址字段如图所示。2）由于Cache初态为空，因此CPU读0号单元时不命中，必须访存，同时将该字所在的主存块调入Cache（调入内存一定是一整块调入，而一块包括8个单元），接着CPU读1~7号单元均命中。同理，CPU读8，16，…，96号单元均不命中。可见，CPU在连续读100个字中共有13次未命中，而后9次循环读100个字全部命中，命中率为100×10-13100×103）设主存存储周期为5t，Cache的存储周期为t，没有Cache的访问时间是5t×l000，有Cache存储周期为t×（1000-13）+5t×13，则有Cache和无Cache相比，速度提高的倍数为5t×10004）系统的效率为t36、解析：1）5位操作码可表示25=32种不同的指令。2）各种寻址方式的寻址范围大小如下。立即数寻址方式：只能访问唯一的一个数据。直接寻址方式：用地址码表示存储器地址，8位地址码可以有28=256个数据字。间接寻址方式需要分为两种（特别注意）：①一次间接寻址：用地址码表示地址的存储位置，存储器中16位的地址可以有216=64K大小的寻址范围。②多次间接寻址：多次间接寻址需要使用一位来表示是否为最后一次间接寻址，可以有215=32K大小的寻址范围。变址寻址方式：用地址码表示地址的偏移量，地址在寄存器中，16位变址寄存器的寻址范围是216。相对寻址方式：寻址范围是PC值附近的字，8位地址偏移量可对PC附近的256个数据字进行寻址，即寻址范围是256个数据字。3）设地址码位A，各寻址方式的有效地址见表六、综合题37、解析：在执行本条微指令的同时，预取下一条微指令。因为这两个操作是在两个完全不同的部件中执行的，所以这种重叠是完全可行的。取微指令的时间与执行微指令的时间哪个长，就以它作为微周期1）若控制存储器选用读出时间为30ns的ROM，微指令执行时序图如图a所示。因为取第i+1条微指令与执行第i条微指令同时进行，所以取微指令的读出时间为30ns，而微指令的执行时间需要40ns。这种情况下微周期取最长的时间，即40ns。2）若控制存储器选用读出时间为50ns的ROM，微指令执行时序图如图b所示。这种情况下微周期需取50ns。38、解析：1）寄存器R1存储的是134，转换成二进制为10000110B，即86H。寄存器R5存储的是x-y的内容，x-y=-112，转换成二进制为10010000B，即90H。寄存器R6存储的是x+y的内容，x+y=380，转换成二进制为101111100B（前面的进位含弃），即7CH。由于计算机字长为8位，因此无符号整数能表示的范围为0～255，而x+y=380