微机原理与接口技术-02 8086微处理器

第2章

8086微处理器

2024/7/81本章主要内容2.18086微处理器的基本结构

2.28086的存储器管理

2.38086的编程结构

2.48086的两种工作模式

2.58086的总线与时序2024/7/822.18086微处理器的基本结构2024/7/832.1.18086的内部结构8086微处理器内部由算术逻辑器（ALU）、通用寄存器、段寄存器、专用寄存器、控制器、总线控制逻辑、指令队列及地址加法器等单元组成。从功能上来看，8086

CPU分成两部分：总线接口部件BIU（BusInterfaceUnit）和执行部件EU（ExecutionUnit）。

1．执行部件EUEU负责指令的译码和执行，包括ALU（算术逻辑单元）、寄存器组、EU控制器等，主要进行8位及16位的二进制运算。2024/7/842．总线接口部件BIU1）功能BIU负责与存储器及I/O接口之间的数据传送操作。2）组成段寄存器、16位指令指针寄存器IP、20位地址加法器、6字节指令队列缓冲器、总线控制逻辑3）特点8086CPU的指令队列大小为6个字节，在执行指令的同时，可从内存中取出后续的指令代码，放在指令队列中，可以提高CPU的工作效率。2024/7/853．8086

CPU工作过程（1）首先在代码段寄存器CS中的16位段基地址的最低位后面补4个0，加上指令指针寄存器IP中的16位偏移地址，通过地址加法器产生20位物理地址。（2）EU从指令队列中取走指令，经指令译码后，向BIU申请从存储器或I/O端口读写操作数。（3）指令指针寄存器IP由BIU自动修改，指向下一条指令在现行代码段内的偏移地址。2024/7/864．BIU与EU的动作协调原则（1）每当8086的指令队列中有两个空字节，BIU就会自动把指令取到指令队列中。其取指令的顺序是指令在程序中出现的前后顺序。（2）每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。（3）当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。（4）在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指令队列装入转向的另一程序段中的指令代码。2024/7/872.1.28086的外部结构1．引脚结构8086

CPU芯片都是双列直插式集成电路芯片，40条引脚，其中20条地址线和16条数据线复用，另4条地址线与状态信号线复用，再加上控制信号、电源、地线等，芯片的引脚比较多。40个引脚中，32个引脚在两种不同的工作模式下的名称和功能是相同的，还有8个引脚在不同的工作模式下，具有不同的名称和功能。2024/7/882．引脚功能1）地址总线和数据总线（21条）（1）AD15～AD0：分时复用的地址数据线，双向，输入/输出，三态。（2）A19/S6～A16/S3：地址/状态复用引脚，输出，三态。（3）/S7：高8位允许/状态复用引脚，输出，三态。2024/7/892）控制和状态线（1）：读选通，输出，三态。（2）READY：准备就绪，输入，高电平有效。（3）INTR：可屏蔽中断请求，输入，高电平有效。（4）：测试，输入，低电平有效。

（5）NMI（Non-MaskableInterrupt）：不可屏蔽中断请求线，输入，上升沿有效。（6）RESET：系统复位，输入，该信号必须保持4个时钟周期的高电平才有效。（7）CLK：时钟，输入

（8）Vcc：＋5V电源线，输入。

（9）GND：接地，输入。

（10）MN/：最小/最大模式选择，输入。

2024/7/8103）控制和状态线（在“最小模式”系统，8条）（1）M/：存储器或输入/输出控制，输出，三态。（2）：写信号，输出，三态。（3）：中断响应，输出，响应INTR，用来对外设的中断请求做出响应。（4）ALE（AddressLatchEnable）：地址锁存允许，输出（5）DT/（DataTransmit/Receive）：数据发送/接收，输出，三态。（6）：数据允许信号输出端，输出，三态。

（7）HOLD（HoldRequest）：总线保持请求，输入。

（8）HLDA（HoldAcknowledge）：总线保持响应，输出。

2024/7/8114）控制和状态线（在“最大模式”系统，8条）（1），，：总线周期状态信号，输出。（2）/GT0、/GT1（Request/Grant）：总线请求/允许，输入/输出，三态。（3）：总线锁定信号，输出，三态。（4）QS1、QS0：指令队列状态，输出。2024/7/8122.28086的存储器管理2024/7/8132.2.1存储器地址空间和数据存储格式1．存储器地址空间 8086的存储器都是以字节（8位）为单位组织的。它们具有20条地址总线，所以可寻址的存储器地址空间容量为1MB字节。每个字节对应一个唯一的地址，地址范围为0～220（用16进制表示为00000～FFFFFH）。2024/7/814

2．数据存储格式8086有16根数据线，可以进行16位或8位运算。8位二进制数组成一个字节（Byte），两个字节组成一个字（Word）。存储器内两个连续的字节，定义为一个字，一个字中的每个字节，都有一个字节地址，每个字的低字节（低8位）存放在低地址中，高字节（高8位）存放在高地址中。字的地址指低字节的地址。2024/7/8152.2.2存储器分段

1．分段8086程序把1MB的存储空间看成为一组存储段，各段的功能由具体用途而定，分别为代码段、堆栈段、数据段和附加段。一个存储段是存储器的一个逻辑单位，其长度可达64K字节，每个段都由连续的存储单元构成，并是存储器中独立的、可分别寻址的单位。2024/7/816

2．逻辑地址与物理地址1）逻辑地址程序中使用的存储单元地址称为逻辑地址，其形式为段基址：段内偏移地址。段基址由段寄存器（CS、DS、SS、ES）提供，而段内偏移地址由IP或寻址方式产生的有效地址提供。2）物理地址在地址总线上提供的访问存储单元的地址码称为物理地址。2024/7/817

3．存储器的段隐含与段替换8086汇编程序中，一般不在指令中给出存储器操作数的段寄存器，而是由不同性质的操作隐含使用。当然也可以在指令中加上“CS”、“DS”、“SS”、“ES”等段前缀，以明确指定的段寄存器来替代隐含的段寄存器，这称为存储器操作数存取的段替换。2024/7/8182.38086的编程结构2024/7/8198086

CPU中有14个16位的寄存器，按用途分为4类。1．通用寄存器组通用寄存器组分为3类。1）数据寄存器数据寄存器包括累加器AX、基址寄存器BX、计数寄存器CX和数据寄存器DX。2）地址指针寄存器地址指针寄存器有堆栈指针寄存器SP和基址指针寄存器BP两个。

3）变址寄存器变址寄存器有源变址寄存器SI和目的变址寄存器DI两个。

2024/7/820

2．指令指针IP（InstructionPointer）指令指针寄存器IP是一个16位专用寄存器，它指向当前需要取出的指令字节，当BIU从内存中取出一个指令字节后，IP就自动加1，指向下一个指令字节。注意，IP指向的是指令地址的段内地址偏移量，又称为偏移地址（OffsetAddress）或有效地址（EA，EffectiveAddress）。它与CS段寄存器内容的左移四位值相加，求得下一条指令在1MB空间中的物理地址，即CS×16＋IP。2024/7/821

3．标志寄存器FR（FlagRegister）8086CPU设置了一个16位的标志寄存器FR，FR的9个标志按作用可分为两大类，一类叫状态标志，用来表示运算结果的特征，另一类叫控制标志，用来控制CPU的操作。2024/7/822

1）状态标志CF（CarryFlag）进位标志位AF（AuxiliaryCarryFlag）辅助进位标志位OF（OverflowFlag）溢出标志位SF（SignFlag）符号标志位

ZF（ZeroFlag）零标志位

PF（ParityFlag）奇偶标志位

2）控制标志位

DF（DirectionFlag）方向标志位IF（InterruptFlag）中断允许标志位TF（TrapFlag）陷井标志位2024/7/823

4．段寄存器组（SegmentRegister）段寄存器组由CS、DS、SS和ES四个16位的寄存器组成。CS：代码段寄存器，存放当前执行的指令在内存中的段地址。DS：数据段寄存器，存放当前数据段的段地址。SS：堆栈段寄存器，存放当前堆栈段的段地址。ES：附加段寄存器，附加段是一个附加的数据段。2024/7/8242.48086的两种工作模式2024/7/8252.4.1最小工作模式最小工作模式是8086CPU最基本的配置，是单微处理器系统。1．时钟发生器82848086典型配置中有一个时钟发生器8284A，它的功能为：产生系统的时钟信号，对准备信号READY及复位信号RESET进行同步。2．地址锁存器8282/82838282是8位地址锁存器，三态传输。它有8个输入端DI0～DI7和8个输出端DO0～DO7。

2024/7/8263．数据收发器8286/8287在小型单板机中，AD0～AD15可直接用作数据线。多数情况下系统有多个接口，8086的AD0～AD15通过收发器8286与外部连接，既可简化对接口的要求又可提高数据线的驱动能力。2024/7/8272.4.2最大工作模式最大工作模式系统是由多个微处理器/协处理器构成的多机系统，CPU引脚MN/接地（GND）。在最小模式的配置上，增加了总线控制器（8288），总线裁决器（8289）。1．总线控制器82888086CPU在最大模式下，不再直接提供系统所需的控制信号，而是通过、和三脚输出总线状态信号，经8288译码产生相应的总线命令和控制命令。8288总线控制器是8086工作在最大模式下构成系统时必不可少的支持芯片。2024/7/8282．总线裁决器8289总线裁决器8289与总线控制器相互配合，可解决多个处理器同时申请使用系统总线的问题。在有多个主控制器同时要求使用总线时，由8289总线裁决器进行裁决，裁决方式有三种：并行优先级裁决，串行优先级裁决，循环优先级裁决。2024/7/8292.58086的总线与时序2024/7/8302.5.1总线1．概念数字计算机是由若干个系统部件组成的，这些系统部件有条不紊地工作，才能构成一个完整的计算机系统。总线是构成计算机系统的骨架，是多个系统部件之间进行数据传送的公共通路。在微机系统中，有各式各样的总线，可以从不同的角度对其分类。按照总线在微机中的层次位置来分类，可分为片内总线、片总线、系统总线和设备总线。

2024/7/8312．总线的功能总线的功能总体来说就是完成计算机各个部件之间的各类信息传送，这些信息包括地址、数据和控制信息。具体来说总线具有四种功能。数据传输功能中断功能。多主设备支持功能错误处理功能2024/7/8323．总线的特性总线标准的特性通常如下。物理特性功能特性电气特性时间特性4．总线的标准化微型计算机系统中采用的标准总线种类很多，有ISA总线（又称PCAT总线）、EISA总线和MCA（微通道）总线。

2024/7/8332.5.2时序1．时序的基本概念计算机的工作是在时钟脉冲CLK的统一控制下，一个节拍一个节拍地实现的。8086执行指令涉及三种周期：时钟周期、总线周期和指令周期。时钟周期T：是时钟脉冲的重复周期，是CPU的时钟频率的倒数。总线周期（BusCycle）：8086CPU与外部交换信息总是通过总线进行的。指令周期：是执行一条指令所需的时间。2024/7/8342．总线周期的时序8086CPU的总线周期至少由4个时钟周期组成，分别以T1、T2、T3和T4表示。一个总线周期完成一次数据传输，至少要有传送地址和传送数据两个过程。在第一个时钟周期T1期间，由CPU输出地址，在随后的三个T周期（T2、T3和T4）用以传送数据。换言之，数据传送必须在T2～T4这三个周期内完成，否则在T4周期后，总线将做另一次操作，开始下一个总线周期。2024/7/8353．基本时序分析8086CPU的操作可分为内操作与外操作两种。内操作控制ALU（算术逻辑单元）进行算术运算，控制寄存器组进行寄存器选择以及判断是送往数据线还是地址线，进行读操作还是写操作等。CPU的外操作是系统对CPU的控制或是CPU对系统的控制。2024/7/8364．读总线的时序基本的读周期由4个T周期组成：T1、T2、T3和T4。8086读周期时序如下图所示。2024/7/8375．写总线的时序8086的写周期时序如下图所示。总线写操作的时序与读操作时序相似。2024/7/8386．中断响应操作当8086CPU的INTR引脚上有一有效电平（高电平），且标志寄存器中IF＝1时，8086CPU在执行完当前的指令后，响应中断。在响应中断时CPU执行两个中断响应周期。每个中断响应周期由4个T周期组成。在第一个中断响应周期中，从T2至T4周期，INTA为有效（低电平），作为对中断请求设备的响应；在第二个中断