MOOC 数字电路与逻辑设计-华中科技大学 中国大学慕课答案

MOOC数字电路与逻辑设计-华中科技大学中国大学慕课答案数制及其转换1、填空题：正确答案:【38】2、填空题：正确答案:【100011.1143.6】3、填空题：正确答案:【27.117.2】带符号二进制数的代码表示1、问题：数字系统采用（）可以将减法运算转换为加法运算。选项：A、原码B、反码C、补码D、真值正确答案:【反码#补码】2、填空题：带符号二进制数-110011的反码是____，补码是_____。（答案请用2个空格分开）正确答案:【10011001001101】3、填空题：带符号二进制小数-0.10101的反码是____，补码是_____。（答案请用2个空格分开）正确答案:【1.010101.01011】几种常用的编码1、问题：两个余3码表示的十进制数字相加时，对“和”必须修正。修正的方法是：如果有进位，则结果减3；如果无进位，则结果加6。选项：A、正确B、错误正确答案:【错误】2、问题：在2421BCD中，0111对应的十进制数是7。选项：A、正确B、错误正确答案:【错误】3、填空题：正确答案:【01000010111111】第一章单元测验1、问题：进行加、减运算时，需要对运算结果最低位进行调整的编码为()选项：A、真值B、原码C、反码D、补码正确答案:【反码】2、问题：带符号二进制数–00101的补码为（）选项：A、000101B、100101C、111010D、111011正确答案:【111011】3、问题：余3码10010101.10101000对应的二进制数为()选项：A、111110.1B、111110.11C、111110.111D、111110.1111正确答案:【111110.11】4、问题：将十进制数75.25转换成十六进制数为（）选项：A、2B.1B、3B.2C、4B.4D、5B.8正确答案:【4B.4】5、问题：将二进制数10111.01转换为等值的十进制数是（）。选项：A、23.01B、23.25C、27.01D、27.75正确答案:【23.25】6、问题：将十进制数17.625转换为等值的十六进制数是（）选项：A、11.5B、11.10C、11.AD、B.A正确答案:【11.A】7、问题：将余3码01000101.1001转换成2421码是（）。选项：A、00010010.1100B、00011000.1100C、00010010.0110D、00011000.0110正确答案:【00010010.1100】8、问题：二进制数1100110用格雷码表示是（）。选项：A、1100110B、1010101C、0101010D、0010101正确答案:【1010101】9、问题：格雷码中任意两个相邻数的代码只有一位二进制数不同。选项：A、正确B、错误正确答案:【正确】10、问题：一个二进制正整数B=选项：能够被整除的条件是=0。A、正确B、错误正确答案:【错误】2.1逻辑代数的基本概念1、问题：假定某个电路如图示，指示灯F和开关A、B、C的逻辑关系表达式为（）。选项：A、B、C、D、正确答案:【】2、问题：如果AB和AC的逻辑值相同,那么B和C的逻辑值一定相同。选项：A、正确B、错误正确答案:【错误】3、问题：2个逻辑函数的函数表达式不同，真值表相同，则这两个逻辑函数不相同。选项：A、正确B、错误正确答案:【错误】2.2逻辑代数的基本定理和规则1、问题：选项：A、B、C、D、正确答案:【2、问题：】选项：A、正确B、错误正确答案:【正确】3、问题：异或逻辑与同或逻辑的关系既互为相反，又互为对偶。选项：A、正确B、错误正确答案:【正确】2.3逻辑表达式的形式与变换1、问题：选项：A、2,3,7B、3,4,7C、2,5,7D、2,6,7正确答案:【2,6,7】2、问题：任何有限的逻辑关系，不论多复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，而逻辑函数表达式的基本形式是唯一的。选项：A、正确B、错误正确答案:【错误】3、问题：一个逻辑变量有0和1两种可能的取值，因此，一个n变量的逻辑函数有2n个最小项。选项：A、正确B、错误正确答案:【错误】4、问题：选项：A、正确B、错误正确答案:【错误】2.4逻辑函数代数化简法1、问题：选项：A、ABB、BCC、AB+BCD、(A+C)B正确答案:【AB+BC】2、问题：选项：A、B、C、D、正确答案:【3、问题：】选项：A、B、C、D、正确答案:【4、填空题：】正确答案:【B】逻辑函数卡诺图化简法1、问题：逻辑函数F(A，B，C，D)=∑m（2,7,8,12,13,14,15）的卡诺图，下面画法正确的是（）。选项：A、B、C、D、正确答案:【】2、问题：利用卡诺图化简法化简逻辑函数时，得到的最简与或表达式是唯一的。选项：A、正确B、错误正确答案:【错误】第二章单元测验1、问题：选项：A、B、C、D、正确答案:【】2、问题：逻辑函数F(A,B,C)=(A+B)(B+C)(A+C)的最简与或表达式是()。选项：A、AB+ACB、AB+BCC、AC+BCD、AB+AC+BC正确答案:【AB+AC+BC】3、问题：将逻辑函数最小项之和”的简写形式是（）。选项：表示成“A、B、C、D、正确答案:【】4、问题：用卡诺图化简法求逻辑函数的最简与或表达式和最简或与表达式分别为（）。选项：A、；B、；C、；；D、正确答案:【；】5、问题：根据反演规则和对偶规则可写出逻辑函数的反函数=（），对偶函数=（）。选项：A、；B、；；C、D、；正确答案:【；】6、问题：如果A+B和A+C的逻辑值相同，且AB和AC的逻辑值相同，那么B和C的逻辑值一定相同()选项：A、正确B、错误正确答案:【正确】7、问题：由n个变量构成的两个不同最小项mi和mj，满足mi+mj=1。()选项：A、正确B、错误正确答案:【错误】8、问题：用逻辑代数公理、定理和规则可以证明。选项：A、正确B、错误正确答案:【正确】9、问题：用代数法化简逻辑函数，其最简“与-或”表达式为选项：。A、正确B、错误正确答案:【错误】10、填空题：在利用卡诺图进行逻辑函数化简的时候，包含16个小方格的卡诺圈可以消去（）个变量。正确答案:【4】3.1数字集成电路的分类1、问题：根据所采用的半导体器件不同，集成电路可以分为双极型集成电路和MOS集成电路两大类。选项：A、正确B、错误正确答案:【正确】2、问题：相对而言，MOS型集成电路的特点是速度快、负载能力强、但功耗较大、结构较复杂。选项：A、正确B、错误正确答案:【错误】3、问题：MOS型集成电路可以分为PMOS，NMOS和CMOS等类型。选项：A、正确B、错误正确答案:【正确】3.2半导体器件的开关特性1、问题：影响二极管开关速度的主要因素是（）选项：A、开通时间B、关闭时间C、转换时间D、反向恢复时间正确答案:【反向恢复时间】2、问题：半导体三极管因为其有饱和、截止、放大三种工作状态，所以其不可以作为开关元件使用。选项：A、正确B、错误正确答案:【错误】3、问题：当三极管的基极电压小于0时，发射结和集电结均处于正偏状态，三极管工作在饱和状态。选项：A、正确B、错误正确答案:【错误】3.3简单逻辑门电路1、填空题：逻辑设计的最小单位是（）。正确答案:【逻辑门】3.4TTL型集成门电路1、问题：反映TTL与非门输入高电平时抗干扰能力的外部特性参数是（）。选项：A、开门电平B、关门电平C、扇入系数D、扇出系数正确答案:【开门电平】2、问题：输出端与输出端可以直接连接，实现“线与”的门电路有()。选项：A、TTL与非门B、CMOS与非门C、集电极开路与非门D、CMOS传输门正确答案:【集电极开路与非门】3、问题：三态输出门有3种输出状态，输出高电平、输出低电平和工作状态。选项：A、正确B、错误正确答案:【错误】3.5MOS型集成门电路1、问题：下图所示CMOS电路实现的逻辑是（）选项：A、B、C、D、正确答案:【】2、问题：N沟道增强型MOS管有截止和饱和导通两种工作状态。选项：A、正确B、错误正确答案:【错误】3.6正逻辑和负逻辑1、问题：正逻辑的与非门等效于负逻辑的或非门。选项：A、正确B、错误正确答案:【正确】2、问题：如果将一个正逻辑门的所有输入都反相，则该正逻辑门转换为负逻辑门。选项：A、正确B、错误正确答案:【错误】4.1逻辑电路的分类1、问题：逻辑电路按照是否具有记忆功能分为同步时序逻辑电路和组合逻辑电路。选项：A、正确B、错误正确答案:【错误】2、问题：从电路结构看，由逻辑门电路组成，不包含任何记忆元件的就是组合逻辑电路。选项：A、正确B、错误正确答案:【错误】4.2组合逻辑电路分析1、问题：下图所示组合逻辑电路，其功能是（）选项：A、8421码转余3码B、8421码转2421码C、二进制码转格雷码D、二进制码转8421码正确答案:【二进制码转格雷码】2、问题：下图所示组合逻辑电路，输入ABCD为8421码，则电路的输出WXYZ是（）选项：A、余3码B、8421码对9的补码C、8421码对6的补码D、2421码正确答案:【8421码对9的补码】组合逻辑电路设计1、问题：利用卡诺图化简函数F(A，B，C，D)=∑m（7,11,12,13,14,15）+∑d（0,2,3,8,10）,求出的最简表达式是（）选项：A、B、C、D、正确答案:【】2、问题：设计一个判断输入8421码表示的十进制数是否大于5的组合逻辑电路，至少需要（）个逻辑门。选项：A、1B、2C、3D、4正确答案:【2】3、问题：设计一个奇偶检测器，当输入的4位代码中1的个数为偶数时，输出为1，否则输出为0，该电路（无反变量输入）只需要3个异或门。选项：A、正确B、错误正确答案:【错误】组合逻辑电路中的险象1、问题：下列不属于组合逻辑电路中消除险象方法的是（）选项：A、增加冗余项B、增加惯性延时环节C、选通法D、增加触发器正确答案:【增加触发器】2、问题：组合逻辑电路中的险象是一种非瞬态现象，能够永久的破坏正常的逻辑关系。选项：A、正确B、错误正确答案:【错误】3、问题：选项：A、正确B、错误正确答案:【正确】第四章单元测验1、问题：对应逻辑电路可能产生险象的表达式是()选项：A、B、C、D、正确答案:【】2、问题：下图所示组合逻辑电路，其功能是（）。选项：A、8421码转余3码B、8421码转2421码C、二进制码转格雷码D、二进制码转8421码正确答案:【8421码转余3码】3、问题：关于下面图示电路的功能，描述正确的是（）。选项：A、输入变量ABC中只要有1个变量取值为1，输出为1。B、输入变量ABC中只要有2个或2个以上的变量取值为0，输出为1。C、输入变量ABC中只要有2个或2个以上的变量取值相同，输出为1。D、当输入变量ABC中3个变量的取值相同，输出为1。正确答案:【当输入变量ABC中3个变量的取值相同，输出为1。】4、问题：对于下图所示电路，如果改用异或门实现该电路功能，至少需要（）个2输入的异或门。选项：A、1B、2C、3D、4正确答案:【2】5、问题：设计一个组合逻辑电路，该电路输入为一位十进制数的2421码ABCD，当输入的数为素数时，输出F为1，否则F为0，则输出函数F的卡诺图是（）。选项：A、B、C、D、正确答案:【】6、问题：请问如下图所示组合逻辑电路，下述描述错误的是（）。选项：A、该电路会发生险象。B、该电路当A=C=0时会发生险象。C、该电路会发生“0”型险象。D、该电路可以通过增加冗余项(A+C)消除险象。正确答案:【该电路会发生“0”型险象。】7、问题：组合逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。选项：A、正确B、错误正确答案:【正确】8、问题：下图所示电路是一个组合逻辑电路。选项：A、正确B、错误正确答案:【错误】9、问题：组合逻辑电路的输出与输入的关系可用真值表和逻辑函数描述。选项：A、正确B、错误正确答案:【正确】10、填空题：实现2个3位二进制数相乘的组合电路，应有（）个输出函数正确答案:【6】触发器1、问题：触发器的（）是触发器从现态转移到某种状态时，对输入条件的要求。选项：A、状态表B、功能表C、激励表D、真值表正确答案:【激励表】2、问题：钟控JK触发器的次态方程为选项：。A、正确B、错误正确答案:【错误】3、问题：维持阻塞D触发器是一种存在“一次翻转”的边沿触发器。选项：A、正确B、错误正确答案:【错误】第三章单元测验（2）1、问题：在下列触发器中，输入没有约束条件的是（）。选项：A、时钟R-S触发器B、基本R-S触发器C、主从J-K触发器D、维持阻塞D触发器正确答案:【维持阻塞D触发器】2、问题：已知电路如下图a所示，两个触发器的初始状态均为0，如果输入端时钟CP的波形如下图b所示，则输出端Q1的波形为图b中的（）图a图b选项：A、（1）B、（2）C、（3）D、（4）正确答案:【（1）】3、问题：钟控RS触发器的次态方程为（）。选项：A、B、C、D、正确答案:【】4、问题：如下图（a）所示为三态门组成的总线换向开关电路，其中，A、B为信号输入端，分别送两个频率不同的信号；EN为换向控制端，输入信号和控制电平波形如图（b）所示，则Y1、Y2的波形如图（b）所示。（b）选项：A、正确B、错误正确答案:【错误】5、问题：在下图（a）所示的D触发器电路中，设触发器初态为0，若输入端D的波形如图（b）所示，则输出端Q的波形如图（b）所示。（b）选项：A、正确B、错误正确答案:【正确】时序逻辑电路基础1、问题：在同步时序逻辑电路中，常常用（）来描述电路的逻辑功能。选项：A、真值表B、状态图C、卡诺图D、时间图正确答案:【状态图#时间图】2、问题：时序逻辑电路结构上由组合电路和存储电路两部分组成，通过反馈回路将两部分连成一个整体。选项：A、正确B、错误正确答案:【正确】3、问题：在同步时序逻辑电路中，对时钟脉冲的宽度和频率没有要求。选项：A、正确B、错误正确答案:【错误】4、问题：以触发器状态作为电路输出的同步时序逻辑电路属于Mealy型电路。选项：A、正确B、错误正确答案:【错误】同步时序逻辑电路分析1、问题：分析下图所示逻辑电路。假定电路初始状态为“00”，该电路的逻辑功能为（）。选项：A、可重叠110序列检测器B、不可重叠110序列检测器C、可重叠111序列检测器D、不可重叠111序列检测器正确答案:【可重叠111序列检测器】2、问题：在同步时序逻辑电路中，将所有使用的由下降沿触发的钟控触发器改为同种类的上升沿触发的钟控触发器，对电路的功能没有影响。选项：A、正确B、错误正确答案:【正确】3、填空题：已知某电路的状态图如下图所示，如果初始状态为00，输入序列为011011011101(从左侧依次输入)，则输出序列为（）。正确答案:【000010010001】同步时序逻辑电路设计过程1、问题：如下图所示的原始状态表，其中的等效对有（）。选项：A、B和FB、D和EC、A和FD、C和D正确答案:【A和F#C和D】2、问题：根据相邻编码法原则一定能得到最佳状态编码。选项：A、正确B、错误正确答案:【错误】3、问题：在同步时序逻辑电路中，设最简状态表中的状态数为n，二进制代码的位数为m，则选项：。A、正确B、错误正确答案:【错误】同步时序逻辑电路设计实例1、问题：设计一个Moore型同步可重叠的“1101”序列检测器，至少需要（）个触发器选项：A、1B、2C、3D、4正确答案:【3】2、问题：在所设计的电路中触发器所能表示的状态数大于有效状态数时，只需要检查无效状态时，是否会出现错误输出，以免电路产生挂起现象。选项：A、正确B、错误正确答案:【错误】3、问题：同步逻辑电路设计中，状态化简的目的是使电路达到最简。选项：A、正确B、错误正确答案:【正确】第五章单元测试1、问题：同步时序电路设计中，状态编码采用相邻编码法的目的是()。选项：A、减少电路中的触发器B、提高电路速度C、减少电路中的连线D、减少电路中的逻辑门正确答案:【减少电路中的逻辑门】2、问题：构造一个模12同步计数器，至少需要（）个触发器。选项：A、2B、3C、4D、12正确答案:【4】3、问题：已知描述某同步时序电路的状态图如下图所示，假定输入序列为x=11010010，初始状态为A，初始输出为0。如果包括初始状态，电路的状态响应序列是（），对应的输出响应序列是（）。选项：A、AABCBBCAB；000001001B、AABCBBCAB；000001000C、AAABCBBCB；000001001D、AAABCBBCB；000001000正确答案:【AAABCBBCB；000001001】4、问题：如下图所示时序电路，该电路是一个（）型电路，其功能是（）。选项：A、Mealy；模4加1计数器B、Moore；模4减1计数器C、Mealy；模4可逆计数器D、Moore；模4可逆计数器正确答案:【Mealy；模4可逆计数器】5、问题：对于下表所示原始状态表，化简后的最简状态表有（）个状态，实现电路至少需要（）个触发器。选项：A、3；2B、4；2C、5；3D、6；3正确答案:【3；2】6、问题：判断两个状态等效，要求这两个状态在一位输入的各种取值组合下必须满足（）。选项：A、次态相同。B、次态交错或为各自现态。C、次态循环或为等效对。D、输出相同。正确答案:【输出相同。】7、问题：一个Moore型同步可重叠的“1011”序列检测器的状态图是（）。选项：A、B、C、D、正确答案:【】8、问题：用T触发器作为同步时序电路的存储元件，实现下所示二进制状态表的功能时，下列描述正确的是（）。选项：A、该电路是一个moore型电路。B、电路的激励函数C、电路的激励函数D、电路的输出函数正确答案:【电路的激励函数】9、问题：下面关于同步时序逻辑电路描述正确的有（）。选项：A、具有对过去输入进行记忆的功能。B、一定存在任意类型的触发器。C、电路的时钟频率要求保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来。D、电路的输出与当前的输入无关，仅仅与过去的输入相关。正确答案:【具有对过去输入进行记忆的功能。#电路的时钟频率要求保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来。】10、问题：下面关于mealy型和moore型同步时序逻辑电路描述正确的有（）。选项：A、mealy型电路与moore型电路的主要区别在于mealy型电路的输出只与当前状态相关，而moore型电路的输出与当前输入和状态相关。B、mealy型电路比moore型电路简单，因为moore型电路一般比mealy型电路多一个状态。C、mealy型电路比moore型电路灵敏，因为mealy型电路的输入一旦改变，输出就可能改变，而moore型电路的输出需要时钟脉冲使触发器状态改变后才能够改变。D、moore型电路比mealy型电路稳定，因为moore型电路的输出至少保持一个时钟周期，而mealy型电路在一个时钟周期内可能多次改变。正确答案:【mealy型电路比moore型电路简单，因为moore型电路一般比mealy型电路多一个状态。#mealy型电路比moore型电路灵敏，因为mealy型电路的输入一旦改变，输出就可能改变，而moore型电路的输出需要时钟脉冲使触发器状态改变后才能够改变。#moore型电路比mealy型电路稳定，因为moore型电路的输出至少保持一个时钟周期，而mealy型电路在一个时钟周期内可能多次改变。】11、问题：描述时序逻辑电路的常用方法有（）。选项：A、状态表和状态图B、逻辑真值表C、时间图D、激励函数和输出函数表达式正确答案:【状态表和状态图#时间图#激励函数和输出函数表达式】12、问题：分析下图所示逻辑电路。假定电路初始状态为“000”，下列描述正确的有（）。选项：A、这是一个Moore型的同步时序逻辑电路。B、电路状态的改变发生在CP时钟的下降沿。C、电路的功能是一个模6的计数器。D、电路存在无效状态，具有自启动功能。正确答案:【这是一个Moore型的同步时序逻辑电路。#电路存在无效状态，具有自启动功能。】13、问题：在同步时序逻辑电路中，电路状态是由任意触发器组成的存储电路来保存的。选项：A、正确B、错误正确答案:【错误】14、问题：相同功能的Moore型时序电路比Mealy型时序电路多一个状态，因此Moore型比Mealy型的时序电路多一个触发器。选项：A、正确B、错误正确答案:【错误】15、问题：在设计同步时序逻辑电路时，实现相同功能，使用D触发器的电路一定比使用JK触发器的电路简单。选项：A、正确B、错误正确答案:【错误】异步时序逻辑电路的特点与分类1、问题：脉冲异步时序电路的输入信号应该是()。选项：A、电平信号B、模拟信号C、脉冲信号D、中规模信号正确答案:【脉冲信号】2、问题：异步电平时序逻辑电路的存储电路一般是由触发器组成的。选项：A、正确B、错误正确答案:【错误】3、问题：脉冲异步时序逻辑电路的输出信号一定是脉冲信号。选项：A、正确B、错误正确答案:【错误】脉冲异步时序逻辑电路1、问题：下图所示电路的功能是（）。选项：A、模2计数器B、模3计数器C、模4计数器D、模5计数器正确答案:【模4计数器】2、问题：对于一个输入为XYZ的脉冲异步时序逻辑电路，下面的输入脉冲组合中，（）是允许的。选项：A、001B、011C、111D、100正确答案:【001#100】3、问题：在脉冲异步时序逻辑电路中，将所有使用的由下降沿触发的钟控触发器改为同种类的上升沿触发的钟控触发器，对电路的功能没有影响。选项：A、正确B、错误正确答案:【错误】电平异步时序逻辑电路1、问题：电平异步时序逻辑电路工作的基本条件有（）。选项：A、不允许两个或两个以上的输入信号同时变化B、输入信号变化引起的电路响应必须完全结束，输入信号才能够再次变化C、不允许输入是脉冲信号D、不允许两个或两个以上的输入信号同时为高电平正确答案:【不允许两个或两个以上的输入信号同时变化#输入信号变化引起的电路响应必须完全结束，输入信号才能够再次变化】2、问题：某2输入1输出电平异步时序逻辑电路的有效输入序列可以是00-01-10-11-00-10-11-01-00。选项：A、正确B、错误正确答案:【错误】3、问题：在组合逻辑电路中，临界竞争会导致错误的输出，但不会改变电路的功能；而在电平异步时序逻辑电路中，临界竞争会导致电路状态转换的不可预测，从而改变电路的预定功能。选项：A、正确B、错误正确答案:【正确】常用中规模组合逻辑电路1、问题：二进制并行加法器使用先行进位的主要目的是()。选项：A、降低成本B、减少芯片面积C、提高运算速度D、提高可靠性正确答案:【提高运算速度】2、问题：在正常工作时，3-8线译码器74138的使能端选项：的值为()。A、000B、100C、011D、111正确答案:【100】3、问题：使用8路选择器实现4变量逻辑函数F(A,B,C,D),使用ABC作为控制变量，数据输入端D0-D7可能的值有()。选项：A、DB、CDC、C+DD、1正确答案:【D#1】常用中规模时序逻辑电路1、问题：实现模选项：的加法计数需要（）片74193。A、1B、2C、3D、4正确答案:【2】2、问题：下面图示的电路可以实现（）功能。选项：A、二进制模十计数器B、8421码模十计数器C、5421码模十计数器D、2421模十计数器正确答案:【5421码模十计数器】3、问题：为了实现计数功能，集成寄存器74194的控制端S0S1可以是（）。选项：A、00B、01C、10D、11正确答案:【01#10】常用中规模信号产生电路1、问题：用5G555构成的施密特触发器具有（）个稳态选项：A、1B、2C、3D、4正确答案:【2】2、问题：集成定时器5G555的CO端（引脚5）在不外接控制电压时，通过一个小电容接地，目的是防止旁路的低频干扰。选项：A、正确B、错误正确答案:【错误】3、问题：施密特触发器可以将三角波或任意形状的模拟信号波形转换成正弦波。选项：A、正确B、错误正确答案:【错误】常用的中规模信号变换电路1、问题：一个n位的D/A换器的分辨率为（）。选项：A、nB、C、D、正确答案:【】2、问题：通常，使用参数（）来衡量D/A转换器的转换速度。选项：A、分辨率B、非线性误差C、绝对精度D、建立时间正确答案:【建立时间】3、问题：模数转换过程中，经过采样和保持后，信号值就转换成了数字量。选项：A、正确B、错误正确答案:【错误】第七章单元测试1、问题：二进制并行加法器使用先行进位的主要目的是()选项：A、降低成本B、减少芯片面积C、提高运算速度D、提高可靠性正确答案:【提高运算速度】2、问题：在正常工作时，3-8线译码器74138的使能端选项：的值为()A、000B、100C、110D、111正确答案:【100】3、问题：实现模选项：的加法计数需要（）片74193。A、1B、2C、3D、4正确答案:【2】4、问题：下面图示的电路可以实现（）功能。选项：A、8421码模十计数器B、2421码模十计数器C、5421码模十计数器D、余三码模十计数器正确答案:【5421码模十计数器】5、问题：关于优先编码器74148，下面说法正确的是（）选项：A、任何时刻只允许有一个按键按下B、按键的下标越大，其优先级越高C、有四个输入，8个输出D、Os为控制输入端正确答案:【按键的下标越大，其优先级越高】6、问题：关于四位二进制并行加法器74283，下面说法正确的是（）选项：A、它有9个输入端，5个输出端B、它可以实现代码转换C、它可以实现加法运算D、它可以实现减法运算正确答案:【它有9个输入端，5个输出端#它可以实现代码转换#它可以实现加法运算#它可以实现减法运算】7、问题：关于计数器74290，下面说法正确的是选项：A、它可以实现模小于10的任意计数器B、它可以实现8421码模10计数器C、它可以实现2421码模10任意计数器D、其内部包含四个触发器正确答案:【它可以实现模小于10的任意计数器#它可以实现8421码模10计数器#其内部包含四个触发器】8、问题：使用8路选择器实现4变量逻辑函数F(A,B,C,D),使用ABC作为控制变量，数据输入端D0-D7可能的值有()。选项：A、DB、CDC、C+DD、1正确答案:【D#1】9、问题：为了实现计数功能，集成寄存器74194的控制端S0S1可以是（）。选项：A、00B、01C、10D、11正确答案:【01#10】PLD概述1、问题：下图所示的PLD连接表示的输出函数表达式F等于（）。选项：A、B、C、D、正确答案:【】2、问题：PLD的一般结构由输入电路、与阵列和输出电路组成。选项：A、正确B、错误正确答案:【错误】3、问题：根据集成度，通常将PLD分为低密度可编程逻辑器件、中密度可编程逻辑器件和高密度可编程逻辑器件。选项：A、正确B、错误正确答案:【错误】低密度可编程逻辑器件1、问题：用PROM设计一个2位二进制平方器，实现该平方器需要的容量至少为（）。选项：A、B、C、D、正确答案:【】2、问题：可编程阵列逻辑PAL是由一个不可编程的与阵列和一个可编程的或阵列组成。选项：A、正确B、错误正确答案:【错误】3、问题：利用PAL器件可以灵活实现各种组合逻辑功能，但不能实现时序逻辑电路功能。选项：A、正确B、错误正确答案:【错误】高密度可编程逻辑器件1、问题：现场可编程门阵列FPGA的基本结构由（）组成选项：A、可编程配置块B、可编程输入/输出C、可编程互联资源D、可编程或阵列正确答案:【可编程配置块#可编程输入/输出#可编程互联资源】2、问题：现场可编程门阵列FPGA的设计流程中，下列属于规划设计阶段的工作有（）。选项：A、确定系统功能和模块划分B、创建或添加设计源文件、约束文件C、选择合适的设计方案D、生成逻辑连接网表正确答案:【确定系统功能和模块划分#选择合适的设计方案】3、问题：现场可编程门阵列FPGA的设计流程中，综合后仿真又称时序仿真，加入了走线延时信息，使得仿真与FPGA本身运行状态一致。选项：A、正确B、错误正确答案:【错误】2021年秋季测试客观题1、问题：已知二进制数10011000，用8421码表示为（），用格雷码表示为（）。选项：A、000101010010,000111111011B、10011000,10101011C、000101010010,11010100D、10011000,11010100正确答案:【000101010010,11010100】2、问题：根据反演规则和对偶规则可写出逻辑函数的反函数为（），对偶函数为（）。选项：A、B、，，，C、D、,正确答案:【,】3、问题：已知电路如下图（a）所示，两个触发器的初始状态均为0，如果输入端时钟CP的波形如下图（b）所示，，则输出端Q2的波形为图（b）中的（）。选项：A、（1）B、（2）C、（3）D、（4）正确答案:【（2）】4、问题：分析下图所示触发器电路，其特征方程为（），电路输入端AB（）约束。选项：A、B、C、D、，有，无，有，无正确答案:【，无】5、问题：下图所示组合逻辑电路，其功能是（）。选项：A、2位二进制加法器B、2位二进制减法器C、2位二进制乘法器D、2位二进制除法器正确答案:【2位二进制加法器】6、问题：已知逻辑函数，如果用与非门实现该函数逻辑功能，且有反变量提供，那么电路至少需要（）个与非门，至少需要（）种芯片。选项：A、3，1B、3，2C、4，2D、5，2正确答案:【3，1】7、问题：已知描述某同步时序电路的状态图如下图所示，假定输入序列为x=01011011，初始状态为A，则电路的状态序列为（），输出响应序列为（）。选项：A、ABCDBCDB，00001001B、ABCDBCDB，00001000C、ABCDAABB，00001000D、ABCDBCDA，00001001正确答案:【ABCDBCDB，00001001】8、问题：如下图所示时序电路，该电路是一个（）型电路，其功能是（）。选项：A、Mealy，可自启模6计数器B、Moore，可自启模6计数器C、Mealy，不可自启模6计数器D、Moore，不可自启模6计数器正确答案:【Moore，不可自启模6计数器】9、问题：假定描述一个同步时序电路的最简状态表中有5个状态，则该电路中有（）个触发器，电路中存在（）个多余状态。选项：A、2，1B、3，2C、3，3D、4，3正确答案:【3，3】10、问题：用3线-8线译码器74138（逻辑符号如下图所示）和与非门实现函数的功能时，74138的输出端（）连接与非门。选项：A、B、C、D、正确答案:【】11、问题：已知电路图如下图所示，当多路选择器的选择输入端AB=10的时候，计数器74193工作在（），计数器的模为（）。选项：A、累加计数状态，模6B、累加计数状态，模14C、累减计数状态，模6D、累减计数状态，模14正确答案:【累加计数状态，模14】12、问题：使用PROM设计两个2位二进制数的乘法器，需要的容量至少为（）。选项：A、B、C、4-10-4D、4-12-4正确答案:【】13、问题：下面关于逻辑函数的描述，正确的有（）。选项：A、逻辑函数的最简与或和或与表达式是唯一的。B、逻辑函数的标准与或和标准或与表达式是唯一的。C、同一逻辑函数的最小项和最大项的数目是一致的。D、4变量逻辑函数的最大项和最小项之间满足关系正确答案:【逻辑函数的标准与或和标准或与表达式是唯一的。#同一逻辑函数的最小项和最大项的数目是一致的。】14、问题：已知逻辑函数F(A，B，C，D)=∑m(2,3,4,5,6,7)+∑d(12,13),使用卡诺图化简法，则该函数F的最简与或表达式有（），最简或与表达式有（）。选项：A、，，B、C、，D、，正确答案:【，#，】15、问题：下列关于触发器的描述，正确的有（）。选项：A、或非门构成的基本RS触发器的次态方程为。B、根据基本RS触发器的逻辑符号不能确定它是由与非门构成还是由或非门构成的。C、一个触发器有且只有两个稳定状态。D、除了时钟R-S触发器，其他钟控触发器的输入没有约束条件。正确答案:【或非门构成的基本RS触发器的次态方程为个触发器有且只有两个稳定状态。】。#一16、问题：分析下图所示电路，下列描述正确的有（）。选项：A、电路有3个变量具备竞争条件。B、电路会产生“1”型险象。C、利用卡诺图法判断时，卡诺图上相切有2处，即电路产生险象的条件组合有2种。D、当B=1，C=0，D=1时，电路产生险象。正确答案:【电路有3个变量具备竞争条件。#电路会产生“1”型险象。#当B=1，C=0，D=1时，电路产生险象。】17、问题：下面关于Mealy型电路和Moore型电路，描述正确的有（）。选项：A、时序电路设计时，相同功能的Mealy型电路比Moore型电路少一个状态。B、时序电路设计时，相同功能的Mealy型电路比Moore型电路少一个触发器。C、同步时序逻辑电路中，mealy型电路的输出可能会出现持续时间很短的尖脉冲。D、脉冲异步时序逻辑电路中，mealy型电路的输出一般是电平信号。正确答案:【时序电路设计时，相同功能的Mealy型电路比Moore型电路少一个状态。#同步时序逻辑电路中，mealy型电路的输出可能会出现持续时间很短的尖脉