数字电子技术（武汉科技大学）智慧树知到期末考试答案2024年

数字电子技术（武汉科技大学）智慧树知到期末考试答案2024年数字电子技术（武汉科技大学）将随时间连续变化的模拟量转换为在时间上离散的模拟量的过程称为（）。

A:编码B:保持C:采样D:量化答案:采样欲将8421BCD码转换为余三码，只需要一片（）。

A:译码器B:数据选择器C:编码器D:加法器答案:加法器二进制数相加（1100+0001）B的结果是（）。

A:（1101）BB:（1001）BC:（1100）BD:（1000）B答案:（1101）B两个4位二进制数相加，最高位相加相当于（）相加。

A:计数器B:加法器C:一位全加器D:一位半加器答案:一位全加器单稳态触发器的输出脉冲宽度取决于（）

A:电路本身的电阻、电容参数B:触发脉冲的幅度C:触发脉冲的宽度D:电源电压的数值答案:电路本身的电阻、电容参数用555定时器构成单稳态触发器时，如果电压控制端外接输入电压，则输入电压越大，输出的脉冲宽度越窄。（）

A:正确B:错误答案:错误寄存器、编码器、加法器、译码器都是组合逻辑电路。（）

A:正确B:错误答案:错误没有独立输入信号的时序逻辑电路一定是穆尔型电路。（）

A:错误B:正确答案:正确A/D转换器的位数越多，各离散电平之间的差值越小，量化误差越小。（）

A:正确B:错误答案:正确n个变量的最大项是包含全部n个变量的乘积项，在乘积项中每个变量以原变量或反变量的形式出现一次.（）

A:错误B:正确答案:错误7进制计数器的有效状态有7个。（）

A:错误B:正确答案:正确按照国家标准，数据从低位向高位移动称之为右移。（）

A:正确B:错误答案:正确由于触发器的同步性能和抗干扰性能明显优于锁存器，因此时序逻辑电路中采用的都是触发器。（）

A:错B:对答案:错已知逻辑函数A+B=A+C，则B=C。（）

A:错B:对答案:错噪声容限表示门电路的抗干扰能力。电路的噪声容限愈大，其抗干扰能力愈强。（）

A:对B:错答案:对可以将一个八进制数写成（308.74）。()

A:错误B:正确答案:错误二进制代码中8421BCD码、5421BCD码格雷码等都是有权码，而余3码、余3循环码等都是无权码。()

A:错B:对答案:错触发器的状态只能通过二进制代码命名。（）

A:错B:对答案:错D/A的含义是模数转换。（）

A:错误B:正确答案:错误74x139中有两个一样的2线-4线译码器，它们共用接地和接电源端口。（）

A:对B:错答案:对以下哪些器件可以用555定时器构成（）

A:计数器B:单稳态触发器C:施密特触发器D:多谐振荡器答案:多谐振荡器;单稳态触发器;施密特触发器选择A/D转换器时应考虑的因素有（）

A:工作温度范围B:转换时间C:转换精度D:分辨率答案:分辨率以下二-十进制代码中是有权码的是（）。

A:8421BCD码B:余3循环码C:5421BCD码D:2421BCD码答案:2421BCD码###5421BCD码###8421BCD码描述时序逻辑电路的方程组包括（）

A:激励方程组B:状态方程组C:输出方程组D:输入方程组答案:输出方程组;激励方程组;状态方程组激励方程组描述了触发器的激励信号与（）的关系。

A:输入信号B:触发器的次态C:输出信号D:触发器的现态答案:输入信号###触发器的现态双稳态触发器的常见电路结构有（）。

A:逻辑门控触发器B:主从触发器C:利用传输延迟的触发器D:维持阻塞触发器答案:主从触发器;维持阻塞触发器;利用传输延迟的触发器关于具有自校正能力的时序电路的说法中，正确的是（）。

A:可以存在个别无效状态不能自动进入有效状态的情况B:没有自校正能力的电路可以通过一定改进使之具有自校正能力C:时序逻辑电路一般都要求具有自校正能力D:电路的无效状态能经过有限时钟脉冲后自动进入有效状态答案:电路的无效状态能经过有限时钟脉冲后自动进入有效状态;时序逻辑电路一般都要求具有自校正能力;没有自校正能力的电路可以通过一定改进使之具有自校正能力下列关于利用反演规则求原函数L的反函数描述正确的是（）。

A:1换为0，0换为1B:保持原来的运算优先级C:将原变量换为反变量，反变量换为原变量D:将L中的与换成或，或换成与E:对非变量以外的非号保留不变答案:1换为0,0换为1###保持原来的运算优先级###对非变量以外的非号保留不变###将L中的与换成或,或换成与###将原变量换为反变量,反变量换为原变量半加器可以直接用来替代（）。

A:或门B:与非门C:与门D:异或门答案:与门###异或门函数=（）。

A:B:C:D:1答案:AI参考:正确答案是D，1。这个函数是一个空函数，没有输入也没有输出。'T’触发器的输出信号Q的频率与其时钟信号CP的频率之间的关系是（）。

A:B:C:D:答案:AI参考:答案：B：触发器的输出信号Q的频率与其时钟信号CP的频率成正比。\n\n触发器的输出信号Q的频率取决于时钟信号CP的频率，因为触发器在每个时钟周期的上升沿和下降沿都会产生一次输出信号。因此，当时钟信号CP的频率增加时，触发器产生的输出信号Q的频率也会增加。相反，如果时钟信号CP的频率减小时，触发器产生的输出信号Q的频率也会减小。因此，正确答案是B选项，即触发器的输出信号Q的频率与其时钟信号CP的频率成正比。'函数的反函数是（）。

A:B:C:D:答案:AI参考:正确答案是D选项。\n\n函数图像的反函数是双曲余弦函数，即y=sin(x)。因此，选项D是反函数的正确答案。'用4位数值比较器74HC85比较两个4位二进制数时，其应分别预置为（）。

A:110B:001C:000D:111答案:AI参考:正确答案是D：111。\n74HC85是4位数值比较器，比较器有两个输入端A和B，一个输出端Y，当A和B相等时，输出Y为低电平，当A大于B时，输出Y为高电平，当A小于B时，输出Y为高电平转低电平。对于二进制数来说，D表示1111是最大的数值，当A大于B时输出为高电平，所以应该预置为D。所以答案为D。'如图所示的电路中，输出端Q的频率为（）。

A:16KHzB:2KHzC:8KHzD:4KHz答案:AI参考:正确答案是C：8KHz。\n\n根据题目中的电路图，输出端Q的频率取决于输入信号的频率和电路的滤波效果。由于输入信号的频率范围在8-16KHz之间，而电路中使用的滤波器能够将高频噪声滤除，因此输出端Q的频率大约为8KHz。所以，正确答案是C。'同一逻辑函数的两个最小项=（）。

A:B:0C:D:1答案:AI参考:正确答案是D:1。\n由上题中已知的逻辑函数表达式为：Y=AB+CDE，其对应的卡诺图化简结果为：当AB、CDE有一个或多个取1时，Y为1；其余情况下Y为0。因此，选项D是正确答案。'将二进制数（1001.01101）B转换为十进制数是（）。

A:9.20625B:5.40625C:9.40625D:9.68答案:AI参考:正确答案是C，将二进制数（1001.01101）B转换为十进制数为9.40625。\n\n二进制数转换为十进制数的规则是：整数部分从右往左每位数乘以2的n次方（n为位数减1），小数部分乘以2的负m次方（m为小数点位置），然后分别求和，最后加上小数部分。在本题中，二进制数（1001.01101）B的转换过程如下：\n\n（1）整数部分：从右往左每位数乘以2的次数，依次为：1×8^（2）=64，0×8^（3）=0，1×8^（4）=8，=64+0+8=72，再转换成十进制就是72-48=24，即整数部分为24。\n\n（2）小数部分：从左往右每位数乘以2的负的次数，依次为：-3×8^（-3）=-0.0625，1×8^（-1）=0.40625。将二者相加：-0.0625+0.40625=3×（小数点后的系数），再转换为十进制为：3+0.6*（-8）+9.68\n\n综合整数部分和小数部分，将二者相加得：9.40625。所以本题的答案是C。'一个4位2进制减法计数器的初始状态为0100，经过100个有效脉冲边沿触发以后，其输出状态为（）。

A:0010B:0100C:1000D:0000答案:AI参考:选项C：1000。\n\n原因分析：一个四位二进制减法计数器，初始状态为0100（即十进制中的14）。经过100个有效脉冲边沿触发后，意味着计数器的状态会根据计数器的逻辑进行更新。对于减法计数器，当输入脉冲到达预设值时，计数器状态会递减。在这个问题中，预设值为4（即十进制中的14的前一位），所以当输入100个有效脉冲边沿时，计数器的状态应该递减到14的前一位，即状态为1000（即十进制中的12）。因此，正确答案是选项C：1000。'对于JK触发器，若，则实现的是（）触发器的功能。

A:TB:DC:SRD:T’答案:AI参考:正确答案是【D:T’】。\n\nJK触发器在输入信号JK的状态下，输出状态与输入状态相反，即实现了T’触发器的功能。因此，对于JK触发器，输入信号为，实现的是T’触发器的功能。'如图所示电路是一个模为（）的计数器。

A:11B:7C:10D:6答案:AI参考:正确答案是【B:7】。这个电路是一个计数器，模为7，即当输入脉冲到达7个时，输出一次高电平。图片中展示了电路的接线情况，可以很容易地得出这个结论。'函数的对偶函数是（）。

A:B:C:D:答案:AI参考:正确答案是【D】。对偶函数是指具有相同变量的函数，也就是将原函数的变量互换得到的函数。在这个函数中，变量是实数，因此对偶函数也是实数类型的函数。所以选项D是正确的。'某JK触发器的逻辑符号如图所示，当时，下一次时钟脉冲到来时，可能是（